硬件工程师笔试题.doc

资料 同步电路和异步电路的区别是什么？ 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性 整个设计中只有一个全局时钟成为同步逻辑。只有时钟脉冲同时到达各记忆元件的时钟端，才能发生预期改变。??多时钟系统逻辑设计成为异步逻辑。电路状态改变由输入信号引起同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？ 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 什么是Setup 和Hold up时间？ 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间（Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求） 5、什么是竞争与冒险现象？怎样判断？如何消除？? 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致?叫竞争。因此产生的干扰脉冲毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决?方法：一是添加布尔式的消去项，二是在芯片外部加电容。? 6、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？? 常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。? TTL集成电路的主要型式为晶体管－晶体管逻辑门（transistor-transistor?logic?gate），TTL大部分都采用5V电源。? 1.输出高电平Uoh和输出低电平Uol???Uoh≥2.4V,Uol≤0.4V? 2.输入高电平和输入低电平???????????Uih≥2.0V，Uil≤0.8V? ?CMOS电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，因此不用的输入端不应开路，接到地或者电源上。CMOS电路的优点是噪声容限较宽，静态功耗很小。 1.输出高电平Uoh和输出低电平Uol???Uoh≈VCC，Uol≈GND? 2.输入高电平Uoh和输入低电平Uol???Uih≥0.7VCC,Uil≤0.2VCC???? OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。?TTL和COMS电路比较：?? ?????1）TTL电路是电流控制器件，而CMOS电路是电压控制器件。?? ?????2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。??COMS电路的锁定效应：?? ???????????COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。 防御措施：?1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。??????????????????????2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。?? ????????????????????3）在VDD和外电源之间加限流电阻，即使有大的电流也不让它进去。?? ????????????????????4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS路得电?源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。 COMS电路的使用注意事项?? ?????1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。?? ?????2）输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。?? ?????3）当接长信号传输