《基于SOPC的GPS信息显示系统的设计》-毕业学术论文(设计).docVIP

《基于SOPC的GPS信息显示系统的设计》-毕业学术论文(设计).doc

  1. 1、本文档共18页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
l 基于SOPC的GPS信息显示系统的设计 电子信息工程专业 指  导  教 师  摘 要:文中设计了一种基于SOPC的GPS信息显示系统。该系统能够接GPS模块发送来的数据包,并对其进行分析,提取其中经纬度坐标、时间 、日期、移动速度等信息,再将这些信息实时地输出到TFT液晶显示屏上显示。文中对硬件电路的设计进行了详细的介绍,同时讨论了软件的设计,给出了部分软件流程图。 关键词:SOPC , GPS , Nios II 引言 全球定位系统GPS(Global Positioning System)是以卫星为基础的全球无线电导航定位系统。它具有全天候、高精度、自动化、高效率等特点,能够为用户提供定位导航、授时校频、精密测量等多方面的强大功能,其应用已经遍及军事、航海、航空、测量、交通、勘测等几乎一切与位置、速度、时间有关的人类活动中。除了GPS,还有俄罗斯的Glonass、欧洲的Galileo系统以及中国自己的卫星定位系统“北斗双星”。在各种全球定位系统不断发展的同时,GPS用户端设备也处于不断升级和发展之中,同时对接收系统的设计提出了更高的要求。 SOPC(System on Programmable Chip,即可编程片上系统)是当前电子设计领域中最热门的概念,由美国Altera公司于2000年最早提出。它主要通过SOPC Builder开发工具将Nios处理器、存储器和接口等组件快速地嵌入到高密度FPGA 中,采用单个控制芯片完成了人机交互模块、控制模块和通信模块等功能,设计灵活,可裁减、可扩充、可升级、具有软硬件在系统可编程的功能,系统结构极为紧凑。SOPC的这些特点恰恰可以满足GPS接收系统的设计要求,所以设计基于SOPC的GPS信息显示系统是非常好的选择。 基于Nios II软核处理器的SOPC设计 SOPC 技术简介 SOPC技术是美国Altera公司于2000年最早推出的,实际上涵盖了嵌入式系统设计技术的全部内容,除了以处理器和实时多任务操作系统(RTOS)为中心的软件设计技术、以PCB和信号完整性分析为基础的高速电路设计技术以外,SOPC还涉及日前已引起普遍关注的软硬件协同设计技术。SOPC结合了SOC和FPGA各自的优点,一般具备以下基本特征:至少包含一个嵌入式处理器内核;具有小容量,片内高速RAM资源;丰富的IP Core资源可供选择;足够的片上可编程逻辑资源;处理器调试接口和FPGA编程接口;可能包含部分可编程模拟电路[1]。构成SOPC的方案也有如下多种途径: (1) 基于FPGA嵌入IP硬核的系统。这种SOPC系统是指在FPGA中预先植入处理器。这使得FPGA灵活的硬件设计与处理器的强大软件功能有机地结合在一起,高效地实现SOPC系统; (2) 基于FPGA嵌入IP软核的系统。这种SOPC系统是指在FPGA中植入软核处理器,如:NIOS II核等。用户可以根据设计的要求,利用相应的EDA工具,对NIOS II及其外围设备进行构建,使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求; (3) 基于HardCopy技术的系统。这种SOPC系统是指将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化。把大容量FPGA的灵活性和ASIC的市场优势结合起来,实现对于有较大批量要求并对成本敏感的电子产品,避开了直接设计ASIC的困难。 Nios II软核处理器 Nios II处理器是Altera公司推出的一种用户可配置的32位RISC软核处理器,采用5级流水线和程序与数据存储器分离的哈佛结构。它包含16 位的专用指令集、算术逻辑运算单元、同步地址发生器、32 位数据总线、常用外设和接口, 以及并行多控制器Avalon交换结构总线[2]。与常见的硬核处理器相比,Nios软核处理器具有以下特点: (1) 可配置的软核,可以通过SOPC Builder对其参数配置以适应不同的场合; (2) 32位软核处理器,而指令集是16 位的,减少了程序代码长度和指令存储宽度; (3) 采用滑动窗口选取大容量的窗口化通用寄存器组,加速子程序的调用和返回; (4) Avalon交换结构总线支持所有总线控制器的并行事务处理,解决了传统处理器总线每次只能有一个控制器可以存取总线的带宽瓶颈; (5) 可以容易地实现标准外设的裁减和扩充,完成系统的集成。 SOPC的体系结构及开发流程 Nios II软核处理器系统通过Avalon交换结构总线将Nios II处理器、存储器和接口等系统组件桥接在一起,形成一个接口统一的高性能SOPC系统[3]。基于SOPC的系统设计包括硬件和软件两部分。硬件部分设计使用SOPC Builder生成Nios II处理器,从标准库中添加外设,综

您可能关注的文档

文档评论(0)

沙卡娜 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档