cic积分梳吃状滤波器的设计.pptVIP

CIC积分梳状滤波器的设计 1.课题的写作目的和思路 本课题的任务就是了解CIC滤波器的基本原理、特点。对CIC滤波器出现的几个问题给出了解决方案，以及对其进行改善。最后用采用Quartus II仿真软件对三级CIC滤波器代码进行测试仿真。 2.CIC滤波器的发展史 随着信息时代和数字世界的到来，数字信号处理在通信、语音、图像、自动控制、雷达、军事、航空航天、医疗和家用电器等众多领域得到了广泛的应用。在数字信号处理应用中，数字滤波器十分重要并已获得广泛应用。数字信号处理中多采样率的应用非常普遍,尤其在软件无线电中应用广泛。 CIC滤波器就是多采样处理常用的器件之一。 3.CIC滤波器的简单介绍 CIC（Cascaded Integral Comb）抽取滤波器，最初由Hogenauer提出，因为它结构简单，而且实现时无需乘法器和系数的存储，所以作为一种简单有效的抽样率转换方法，CIC已被广泛的应用于通信和信号处理领域。CIC滤波器通常是由一个积分梳状滤波器和一个抽取滤波器级联组合而成，其中级联的积分梳状滤波器又分为积分部分和梳状部分。 4.滤波器设计时遇到的问题与改进 在DSP设计中，几乎都会面对如何解决溢出问题，CIC滤波器设计也不例外。扩展表示精度可以解决寄存器溢出问题。该办法有一个缺点是滤波器各阶段信号表示精度需要扩展，从而造成部分寄存器浪费。 CIC滤波器的阻带衰减和过渡带特性不是很好，可以通过级联的方法来实现加大过渡带和阻带的衰减，还可以通过在CIC滤波器后加补偿滤波器的方法来实现对CIC滤波器性能的改进。 5. Verilog HDL代码实现 Verilog HDL是一种硬件描述语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。它是由GDA公司的PhilMoorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。 Verilog HDL开发流程如下图： 设计规范 文本编辑 功能仿真 逻辑综合 布局布线 时序仿真 编程下载 6.仿真综合 Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。 用Quartus II对三级滤波器进行仿真，得出波形 从波形中可以看出 输入X_in=100,ComReg0[0]=496000,ComReg1[0]=496000, ComReg2[0]=0,ComReg3[0]=0,y_out=0. 2.输入X_in为100,ComReg0[0]=4166400，ComReg1[0]=4166400， ComReg2[0]=496000, ComReg3[0]=0,y_out=0. 3.输入X_in为100, ComReg0[0] ComReg1[0] ComReg2[0]=4166400, ComReg3[0]=496000,y_out=496000.