ddr杂谈-train线ing.ppt

-1- SI Training ：让每个人都有收获 DDR 雜談 Author: Summer ^-^ 名词解释： RAM – Random Access Memory SDRAM – Synchronous Dynamic RAM DDR SDRAM – Double Data Rate SDRAM DDRII SDRAM – Double Data Rate II Synchronous Dynamic Random Access Memory （第二代同步双倍速率动态随机存储存取器） DDR 发展表： Memory 比较： DDR 特点： 在时钟脉冲的上升沿和下降沿读取数据； 速度比SDRAM有一倍的提高； 控制信号以CK的上升沿为起始端，数据信号则要以DQS的上升/下降沿为参考； 采用了DLL（Delay Locked Loop：延时锁定回路）提供一个数据滤波信号--Strobe； (Strobe – 当总线的数据正确时，使之工作的一种选择信号;允许电路在其输入端接收数据或在其输出端发送数据) Pin 脚定义： CK– Clock 差分；地址、控制信号、输出（读）数据信号 CKE – Clock Enable 高电平有效；为低时… DM – Data Mask 单向、为高时输入（写）数据掩盖 DQS – Data Strobe 输出端发送（读），输入端接收（写） BA0/1 – Bank Address 选中颗粒状态 RAS#/CAS#/WE# – Row Address / Column Address / Write CS# – Chip Select 认为是命令代码的一部分 VDD/VDDQ – Power Supply / DQ Power Supply +2.5V±0.2V for DDR200,266,333 +2.6V±0.1V for DDR400 DDR 工作步骤： 内存控制电路: （一般在北桥芯片组中）发出行地址选择信号（RAS）和列地址选择信号（CAS）来指定哪一块存储体将被访问,这种两坐标寻址方式决定了在访问一个单元的时候，与其相同行地址的其他单元同样会被充电激活 内存基本工作步骤： 系统预读数据 保存在内存单元队列 传输到内存I/O缓存 传输到CPU系统处理 SDRAM DDR Data Bus Data Bus SI 测试项目[1]： DC Character: AddressControl Signal Data Signal 测试波形[1]： 测试波形[2]： SI 测试项目[2]： AC Character: 测试波形[3]： 注：1、测量信号的set up time 分别取上升和下降延； 2、采样周期要大于300 Acps； 3、记录最小值； 4、运行3D Mark。 测试波形[4]： BUG – 8375X During 8375X DDR test, clock signal of CLK_DDR4 CLK_DDR4# act abnormally, it’s frequency float between 161.8MHz to 562.3MHz and voltage of this CLK signal only is half of normal one. Maybe this phenomenon is cause of DDR fail (Only can detect half of DDR memory, that’s mean it only detect 256M) Question: Sleepy ? …… Puzzle ? …… Gain ? ? ? No Pay , No Gain ! No Pain , No Gain! DDR DDRII 大 比 拼