第4章时序逻辑电路基础4.1时序逻辑电路概述我们前面讨论知道，在.ppt

第4章 时序逻辑电路基础 4.1 时序逻辑电路概述 我们前面讨论知道，在组合逻辑电路中，任何一个给定时刻的稳定输出仅仅取决于该时刻的输入。而在数字逻辑电路中，还有一类电路被称为有记忆电路，即某一给定时刻的输出不仅取决于该时刻的输入，而且还和以前的输入、即现在电路所处的工作状态有关，这类电路称为时序逻辑电路，简称时序电路。 由图中看到，时序逻辑电路是由组合逻辑电路和存储电路构成。其中存储电路由能保持电路二进制状态的记忆电路组成，它将电路某一时刻的输出状态记忆，并与电路现时刻的输入共同作用产生一个新的输出。由于有了有记忆的存储电路，使时序逻辑电路每时每刻的输出必须考虑电路的前一个状态。 时序逻辑电路中有记忆功能的存储电路通常由触发器担任。 4.2基本触发器 4.2.1 触发器及分类1.触发器 触发器是数字逻辑电路的基本单元电路，它有二个稳态输出(双稳态触发器)，具有记忆功能，可用于存储二进制数据、记忆信息等。 从结构上来看，触发器由逻辑门电路组成，有一个或几个输入端，二个输出端。其中二个输出是互补输出，通常标记为Q和 ，即当Q端为低电平（Q=0）时 端为高电平（ =1），而Q端为高电平（Q=1）时 端为低电平（ =0）。触发器的输出有二种状态，一般将Q=0、 =1状态称为触发器“0”态；将Q=1、 =0状态称为触发器“1”态。触发器的这二种状态都为相对稳定状态，只有在一定的外加信号触发作用下，才可从一种稳态转变到另一种稳态。 2.触发器的分类 触发器的种类很多，大至可按以下几种方式进行分类： 根据是否有时钟脉冲输入端，可将触发器分为基本触发器和时钟触发器。 根据逻辑功能的不同，可将触发器分为RS触发器、D触发器、JK触发器、T触发器等。 根据电路结构的不同，可将触发器分为基本触发器、同步触发器、维持阻塞触发器、主从触发器、边沿触发器。 根据触发方式的不同，触发器可分为电平触发、主从触发、边沿触发。触发器的逻辑功能可用功能表（特性表）、特性方程、状态图（状态转换图）和时序图（时序波形图）来描述。 4.2.2 基本RS触发器1.电路组成 RS触发器是最基本的触发器，图4.2示出了由与非门组成的基本RS触发器的逻辑图和逻辑符号。 2.逻辑功能 由图4.2可看出，R端和S端分别是与非门二个输入端的其中一端，若二者均为1，则两个与非门的状态只能取决于对应的交叉耦合端的状态。如Q=1， =0，则与非门G1由于 =0而保持为1，而与非门G2由于Q=1而继续为0。可看出，这时触发器是维持状态不变的。同样，若Q=0, =1,触发器的状态也会保持不变的。 若想使触发器按要求进行状态转换，可在其输入端加触发信号使其工作在如下二种状态： (1) R=0,S=1,R=0使G2门输出 =1，S=1与 =1使G1门输出Q=0，触发器被置为0态。(2) R=1，S=0S=0使G1门输出Q=1，R=1与Q=1使G2门输出  =0，触发器被置为1态 可见，在R端加有效触发信号(低电平0)，触发器被置为0态，在S端加有效触发信号(低电平0)，触发器被置为1态。所以R端称为置0端，S端称为置1端。 特别需要指出的是，如触发器置0(或置1)后，输入端恢复到全高状态，则根据前面讨论可知，触发器仍能保持0态(或1态)不变。 若R端和S端同时为0，则此时由于两个与非门都是低电平输入而使Q端和端同时为1，这对于触发器来说是一种不正常状态，因为在此后如果R和S又同时为1，则新状态会由于两个门延迟时间的不同、当时所受外界干扰的不同等因素而无法判定，即会出现不定状态，这是不允许的，应尽量避免。 根据以上分析，可列出此RS触发器的功能表(也称特性表)如表4.1所示。 2.逻辑功能 由图看出，G3，G4二个与非门被时钟脉冲CP所控制，即CP脉冲控制着触发信号R、S能否加入到基本RS触发器上。当CP=0(低电平)时，G3、G4闭锁，基本RS触发器处于保持状态。当CP=1(高电平)时，G3、G4开门，触发信号R、S经二个门反相加到基本RS触发器上， 3.特性方程 触发器的特性方程，是指触发器输出状态的次态Qn+1与现态Qn及输入之间的逻辑关系表达式。  特性方程是以触发器的输入及现态作变量，输出次态为函数的逻辑方程。由逻辑图可得到RS时钟触发器的特性方程如下：  图中触发器输出端Q的波形是根据输入RS及时钟脉冲CP而变化的