合肥工业大学 数字逻辑实验报告..docx

数字逻辑实验报告 姓 名: 学 号： 班 级： 指导老师： 实验时间： 实验一 基本逻辑门、数据选择器、译码器、全加器实验 实验目的 掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 熟悉TTL中、小规模集成电路的外型、管脚和使用方法。 熟悉数据选择器的逻辑功能。 熟悉译码器的工作原理和使用方法。 设计应用译码器的电路，进一步加深对它的理解。 学习用中规模集成电路的设计方法。 实验所用器件和仪表 二输入四与非门74LS00 1片 二输入四或非门74LS28 1片 二输入四异或门74LS86 1片 双4选1数据选择器74LS153 1片 双2-4线译码器74LS139 2片 万用表 示波器 实验箱 实验内容 测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。 测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。 测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。 掌握全加器的实现方法。用与非门74LS00和异或门74LS86设计一个全加器。 测试74LS153中一个4选1数据选择器的逻辑功能。 测试74LS139中一个2-4译码器的逻辑功能。 用2-4线译码器74LS139和与非门74LS00实现逻辑函数。 实验原理 1、74LS00芯片：74LS00芯片中包含4个二与非门 2、74LS28芯片：74LS00芯片中包含4个二或非门 3、74LS86芯片：74LS86含有4个异或门 A1~A4 B1~B4 输入端 Y1~Y4 输出端 4、74LS153芯片：里数据选择端（AB）为两组共用，按二进制译码，以供两组从各自的 4个数据（1C0――1C3，2C0――2C3）中分别选取 1 个所需的数据。只有在两组各自的选通端（1G、2G）为低电平时才可选择数据。 A、B 选择输入端1C0～1C3、2C0～2C3 数据输入端1G、2G 选通输入端（低电平有效）1Y、2Y 数据输出端 5、74LS139 ：当选通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。?若将选通端（G1）作为数据输入端时，139?还可作数据分配器。 B 译码地址输入端? G1、G2? 选通端（低电平有效）? Y0～Y3 译码输出端（低电平有效） 实验步骤 1．测试74LS00逻辑关系接线图及测试结果（与非门） 输 入 输 入 输 出 引脚1 引脚2 引脚3 L L H L H H H L H H H L 图1.1 测试74LS00逻辑关系接线图 表1.1 74LS00真值表 2.测试74LS28逻辑关系接线图及测试结果（或非门） 输 入 输 出 引脚2 引脚3 引脚1 L L H L H L H L L H H L 图1.2 测试74LS28逻辑关系接线图 表1.2 74LS28真值表 3．测试74LS86逻辑关系接线图及测试结果（异或门） 输 入 输 入 输 出 引脚1 引脚2 引脚3 L L L L H H H L H H H L 图1.3 测试74LS86逻辑关系接线图 表1.2 74LS68真值表 4. 用与非门74LS00和异或门74LS86设计一个全加器 真值表： A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 函数： S=A⊕B⊕CI CO=AB+(A⊕B)CI 集成电路： 5. 74LS153实验接线图和74LS153真值表（4选1数据选择器） 4个数据输入引脚C0─C3分别接实验台上的10MHz、1MHz、500KHz、100KHz脉冲源。变化地址选择引脚A、B和使能引脚G的电平，产生不同的组合。观测并记录每种组合下数据选择器的输出波形。Output输出送到示波器上的红色线端，示波器上的黑色线端接地。 观察示波器上输出波形和右下方频率的数值。K1、K2和K3是实验箱