合肥工业大学数字电路课程设计之电子时钟实验报告1..doc

PAGE PAGE 1 设计题目：数字电子钟设计 1. 设计任务与要求 （1）时钟功能: 采用数码管显示累计时间，以24小时为周期。 （2）校时功能: 能快速校准“ 时”、“分”、“ 秒”的功能。 （3）整时报时功能: 具体要求整点前鸣叫5 次低音( 500 Hz ) , 整点时再鸣叫一次高音(1 000 Hz左右) , 共鸣叫6 响, 两次鸣叫间隔0 .5 s。(选做) （4）计时准确: 每天计时误差不超过10 s。 2. 方案设计与论证 （1）工作原理 数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现24小时的累计。LED数码管将“时、分、秒”计数器的输出状态显示。校时电路是来对“时、分、秒”显示数字进行校对调整。 根据题设要求，可得题设的总体设计思路框架如下： 方案一: 利用编码器74Ls192芯片对电路进行输入设计。利用74LS192对芯片1kHz的输入信号进行分频，得到1HZ的秒脉冲分信号。再利用74LS192进行产生秒，分，时，最后在数码管上显示出来。 方案二: 利用编码器74Ls92芯片对电路进行输入设计。利用74LS92对芯片1kHz的输入信号进行分频，得到1HZ的秒脉冲分信号。再利用74LS192进行产生秒，分，时，最后在数码管上显示出来。 方案三： 编程实现数字时钟。 方案比较： 方案 电路难易程度 实现成本 其它 方案一 简单 低 电路简单，不易调试 方案二 简单 低 电路简单，容易实现，但无74LS92芯片 方案三 难 高 需要编程，比较难 综上可知： 方案一是最优方案，设计思路清晰，电路简单易实现，原材料可得；故选择第一种方案。 单元电路设计 整个电路分为振荡电路部分，分频电路部分，秒计数电路部分，分计数电路部分，小数计数部分和整点报时部分，校时电路部分七个部分组成。 振荡电路部分： 振荡电路部分要求产生精度较高的1KHz的信号，可用555定时器产生。多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。用555实现多谐振荡，需要R1，R2和电容，并接+5V的直流电源。 555芯片的引脚图： 电路设计图如下： 振荡周期：T=0.69(R1+2R2)C； 其中当R1=5.1K，R2=4.2K，C1=0.1uF，C2=0.01uF。因为电路总存在误差，最后在实际电路中把R1设为电位器，使其可调节。 分频电路部分： 利用74LS192把产生1KHz的信号分频为1Hz的秒脉冲信号，其原理图如下： 秒计数电路部分： 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器74LS192设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS192设计6进制计数器显示秒的十位 ，当十位计数器由0增加到5时利用反馈清零法清除，同时产生一个脉冲给分的个位。 所用到的74LS192芯片为资料为： 仿真电路中所使用的是74LS161芯片，其逻辑功能与74LS192几乎一样，故设计出的秒计数电路为： 分计数电路部分: 分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。分的个位部分的设计：利用十进制计数器74LS192设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS192设计6进制计数器显示分的十位 ，当十位计数器由0增加到5时利用反馈清零法清除，同时产生一个脉冲给时的个位。 设计的电路图如下： （4）时计数电路部分： 来自分计数电路的进位脉冲使时的个位加，个位计数器由0增加到9是产生进位，连在十位计数器脉冲输入端CP，当十位计到2且个位计到3是经过74LS192与门产生一个清零信号，将所有时的个位与十位都清零。 电路原理图如下： 整点报时部分电路： 当59分50秒开始，进行预报时，每当个位数为奇数时蜂鸣器响一声，共5声。在