计算机组成原理课程设计-位同步时钟提取电路设计与实现..doc

PAGE 沈阳航空航天大学 课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：位同步时钟提取电路设计与实现 院（系）：计算机学院 专 业：计算机科学与技术 班 级学 号：2012040101017 姓 名：金福鹏 指导教师：胡光元 完成日期：2015年1月16日 沈阳航空航天大学课程设计报告 目 录 TOC \o 1-3 \h \z HYPERLINK \l _Toc251261318 第1章 总体设计方案 PAGEREF _Toc251261318 \h 1 HYPERLINK \l _Toc251261319 1.1设计原理 PAGEREF _Toc251261319 \h 1 HYPERLINK \l _Toc251261320 1.2设计思路 2 HYPERLINK \l _Toc251261321 1.3设计环境 2 HYPERLINK \l _Toc251261322 第2章 详细设计方案 5 HYPERLINK \l _Toc251261323 2.1 顶层方案图的设计与实现 5 HYPERLINK \l _Toc251261324 2.1.1位同步提取电路的设计与实现 5 HYPERLINK \l _Toc251261325 2.1.2器件的选择与引脚锁定 6 HYPERLINK \l _Toc251261326 2.1.3十六进制计数器和鉴相器 9 HYPERLINK \l _Toc251261327 2.2 功能模块的设计与实现 9 HYPERLINK \l _Toc251261328 2.2.1 十六进制计数器模块的设计与实现 9 HYPERLINK \l _Toc251261329 2.2.2 鉴相器模块的设计与实现 10 HYPERLINK \l _Toc251261330 2.3 仿真调试 11 HYPERLINK \l _Toc251261331 第3章 编程下载与硬件测试 12 HYPERLINK \l _Toc251261332 3.1 编程下载 12 HYPERLINK \l _Toc251261333 3.2 硬件测试及结果分析 13 HYPERLINK \l _Toc251261334 参考文献 14 HYPERLINK \l _Toc251261335 附录 15 沈阳航空航天大学课程设计报告 第1章 总体设计方案 1.1设计原理 1 位同步时钟提取方案的原理 本文设计的方案可以从异步串行码流中提取位同步时钟信号，设计思想的基本出发点是在外部码流（code_in）的上升沿和本地时钟(clk)上跳沿相比较无非两种情况，如图1和图2所示： 图1 码流滞后于本地时钟△T示意图 图2 码流超前于本地时钟△T示意图 从码流上跳沿的角度来看,若将码流code_in与本地时钟clk进行逻辑相与，若相与结果为“1”则说明码流滞后于本地时钟，若为“0”则说明码流超前于本地时钟。 2 本设计方案的系统框图如图3所示： 图3 系统功能框图 1.2设计思路 根据题目要求，设计位同步时钟提取电路，主要采用自上而下地方法，顶层设计为原理图设计输入方式，底层设计为自定义，设计的电路有门电路和触发器等逻辑部件组成，电路主要有分频器，相位选择调整模式，鉴相器，和控制计数器组成，分频器的功能是把一个周期分成了十六份，即一个周期内产生十六个数字，分别分配给十六路电路，放在移位寄存器当中（它当中的数字始终在发生变化），然后由多路选择器选择一路输出。鉴相器的功能是判断码元信号和本地时钟信号的相位，如果码元信号相对于本地信号是滞后的，则输出q为1，计数器的一个数字由初始相位的值加1，如果码元信号相对于本地信号是超前的，则输出q为0，计数器的一个数字由初始相位的值减1，直到两个数字的值相等稳定，最后把该数字传给多路选择器用来控制移位寄存器当中某一路数字的输出。 设计电路经编译、调试后形成*.bit文件并下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。 1.3设计环境 （1）硬件环境：伟福COP2000型计算机组成原理实验仪 COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微