电子设计自动化实验报告.doc

必威体育精装版精品文档，知识共享！ PAGE 湖南工业大学理学院 实验名称 熟悉QuartusII的图形输入法 实验地点 理学楼210 实验时间 2016.10.16 实验成绩 实验目的及任务 掌握QuartusII的使用方法 （1） 熟悉图形输入法 （2） 理解编译方法 （3） 了解定时仿真 实验内容与步骤 （1）设计一个二选一数据选择器、全加法器。 （2）根据图形输入法编译和波形仿真。 实验电路或者实验源程序 二选一电路图： 全加器电路图： 四、实验结果 二选一结果图： 全加器结果图： 实验名称 熟悉QuartusII的VHDL语言描述输入法 实验地点 理学楼210 实验时间 2016.10.23 实验成绩 实验目的及任务 （1） VHDL语言描述输入法 （2） 理解编译方法 （3） 熟悉波形仿真 实验内容与步骤 （1）设计一个4位并行奇校验发生器 （2）根据VHDL语言描述输入法编译和波形仿真 三、实验电路或者实验源程序 VHDL程序： library ieee; use ieee.std_logic_1164.all; entity parity_loop is port (a : in std_logic_vector(0 to 2); b : in std_logic; y : out std_logic); end parity_loop; architecture a of pa rity_loop is signal s : std_logic_vector(0 to 3); begin process(a) begin s(0)=b; for i in 0 to 2 loop s(i+1)=s(i)xor a(i); end loop; y=s(3); end process; end a; 电路图： 四、实验结果 实验名称 JK触发器的设计 实验地点 理学楼210 实验时间 2016.10.31 实验成绩 一、实验目的及任务 掌握QuartusII的VHDL语言描述输入法 （1） 掌握VHDL语言描述输入法 （2） 掌握VHDL语言 二、实验内容与步骤 （1）设计一个JK触发器 （2）根据VHDL语言描述输入法编译和波形仿真。 输入 输出 prn clr clk J K Q Qb 0 1 x x x 1 0 1 0 x x x 0 1 0 0 x x x x x 1 1 上升沿 0 0 不变 不变 1 1 上升沿 0 1 0 1 1 1 上升沿 1 0 1 0 1 1 上升沿 1 1 翻转 翻转 其中 预置端prn 复位端clr 时钟端clk 三、实验电路或者实验源程序 源程序： 四、实验结果 实验名称 6位双向移位寄存器的设计 实验地点 理学楼210 实验时间 2016.11.03 实验成绩 一、实验目的及任务 掌握QuartusII的VHDL语言描述输入法 （1） 掌握VHDL语言描述输入法 （2） 掌握VHDL语言 （3） 理解if语句进行描述计数器。 （4）设计一个6位双向移位寄存器 实验内容与步骤 （1）根据VHDL语言描述输入法编译和波形仿真。 端口说明：预置数据输入端：predata 脉冲输入端：clk 移位寄存器输出端：dout 工作模式控制端：M1，M0 左移串行数据输入：ds1 右移串行数据输入（低位向高位）：dsr 寄存器复位端：reset 用QuartusII软件编译和波形仿真 (3) 工作模式控制表： M1 M0 模式 0 0 保持 0 1 右移 1 0 左移 1 1 预加载 三、实验电路或者实验源程序 源程序： 实验结果 前半段 后半段 实验名称 电子钟的VHDL程序设计 实验地点 理学楼210 实验时间 2016.11.10 实验成绩 一、实验目的及任务 掌握QuartusII的VHDL语言描述输入法 （1） 掌握VHDL语言描述输入法 （2） 掌握VHDL语言 （3） 掌握VHDL语言描述和图形设计的结合 （4） 设计一个含时、分、秒的时钟 （5） 用QuartusII软件编译和波形仿真 二、实验内容与步骤 （1）设计电子钟的VHDL程序 （2）根据VHDL语言描述输入法编译和波形仿真。 三、实验电路或者实验源程序 源程序： 60进制（分和秒）： 十进制VHDL： （3）六进制VHDL： （4）24进制（时）： 电子时钟顶层文件 四、实验结果 实验名称 七段数码显示