万年历时钟电路设计报告..docx

阿坝师范学院 物理与电子科学系 [在此处键入] 数字电子技术万年历设计报告 PAGE12 / NUMPAGES13 PAGE13 / NUMPAGES13 阿坝师范学院 万 年 历 设 计 报 告 姓名：李朝林 学号班级：电子信息工程02班 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc470041110 1.设计任务与要求 PAGEREF _Toc470041110 \h 2 HYPERLINK \l _Toc470041111 2.主要器件讨论与选择 PAGEREF _Toc470041111 \h 2 HYPERLINK \l _Toc470041112 3.设计原理 PAGEREF _Toc470041112 \h 3 HYPERLINK \l _Toc470041113 4.单元电路设计 PAGEREF _Toc470041113 \h 3 HYPERLINK \l _Toc470041114 4.1显示电路 PAGEREF _Toc470041114 \h 3 HYPERLINK \l _Toc470041115 4.2时分秒设计 PAGEREF _Toc470041115 \h 4 HYPERLINK \l _Toc470041116 4.3星期天数设计 PAGEREF _Toc470041116 \h 5 HYPERLINK \l _Toc470041117 4.4闰年平年判断电路 PAGEREF _Toc470041117 \h 6 HYPERLINK \l _Toc470041118 4.5二月与大小月判断电路 PAGEREF _Toc470041118 \h 9 HYPERLINK \l _Toc470041119 4.6天数置数信号 PAGEREF _Toc470041119 \h 10 HYPERLINK \l _Toc470041120 4.7校正电路 PAGEREF _Toc470041120 \h 11 HYPERLINK \l _Toc470041121 4.8秒脉冲电路 PAGEREF _Toc470041121 \h 11 HYPERLINK \l _Toc470041122 5.完整的电路设计原理图 PAGEREF _Toc470041122 \h 12 HYPERLINK \l _Toc470041123 6.电路调试过程与方法 PAGEREF _Toc470041123 \h 13 HYPERLINK \l _Toc470041124 7.实验心得体会与总结 PAGEREF _Toc470041124 \h 13 设计任务与要求 用数字集成电路设计万年历电子钟逻辑电路 指标如下： 1） 设计一个能直接显示“年”、“月”、“日”、“星期”、“时”、“分”、“秒”的十进制万年历时钟显示器。 2） 具有校时的功能，可分别对“年”、“月”、“日”、“星期”、“时”、“分”、“秒”进行单独校时。 2.主要器件讨论与选择 主要器件中显示模块选用74SEG_BCD数码管显示8421bcd码，计数模块统一选用74LS160作为计数芯片；74LS160具有同步置数异步清零功能，同时在有时钟脉冲的情况下进行加计数，无论采用同步置数还是异步清零都可以实现60s、60m、24h置数清零功能。因此74LS160是一个不错的选择。本次仿真通过74LS160作为时分秒年月日星期置数，通过秒计数的置数信号作为分计时的脉冲cp，取反作为分计时的使能端，依次向高位进位达到显示目的。 通过闰年、平年、大月、小月、二月的判断电路来控制天计数的多少。 校时电路，校时选用74LS74触发器作为跳变信号；74LS244存储信号。起作用的只有一个，当校时有效时计时电路无效。 3.设计原理 原理图如下： 4.单元电路设计 4.1显示电路 整个显示电路分为年、月、日、时、分、秒、星期几大模块。统一采用7SEG-BCD数码管显示 4.2时分秒设计 秒分时一致采用74LS160芯片进行加计数，通过与非门截取信号作为置数信号和高位进位信号，取反作为高位使能端；送入BCD数码管显示。 4.3星期天数设计 星期的设计思路： 星期是七进制，星期是从星期一到星期日。在七段译码器显示是：1、2、3、4、5、6、8（为了和人们的习惯一样，用8来表示星期日），但是七段译码器是显示0—9，在显示星期时，需将0、7、9这三个数屏蔽而不显示，在此电路中采用异步置数的方法来做到。为此要做到当达到6时就将其置数8，在8消失的同时将其置数1。由星期显示的置数时序逻辑图可以看出在LAOD’保持两个脉冲的低电平时由6和8 产生的低电平