模电第四章知识点梳理——清华大学版.pptVIP

第四章 组合逻辑电路 4.1概述 一、组合逻辑电路的特点 从功能上 从电路结构上 二、逻辑功能的描述 4.2.2 组合逻辑电路的设计方法 一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD） 五、画出逻辑电路图，或下载到PLD 六、工艺设计 设计举例： 设计一个监视交通信号灯状态的逻辑电路 设计举例： 1. 抽象 输入变量: 红（R）、黄（A）、绿（G） 输出变量： 故障信号（Z） 2. 写出逻辑表达式 设计举例： 3. 选用小规模SSI器件 4. 化简 5. 画出逻辑图 4.3 若干常用组合逻辑电路 4.3.1 编码器 编码：将输入的每个高/低电平信号变成一个对应的二进制代码 普通编码器 优先编码器 一、普通编码器 特点：任何时刻只允许输入一个编码信号。 例：3位二进制普通编码器 利用无关项化简，得： 二、优先编码器 特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。 例：8线-3线优先编码器 （设I7优先权最高…I0优先权最低） 实例：74HC148 选通信号 附加输出信号 控制端扩展功能举例： 例： 用两片8线-3线优先编码器 16线-4线优先编码器 其中， 的优先权最高· · · 三、二-十进制优先编码器 将 编成0110 ~ 1110 的优先权最高， 最低 输入的低电平信号变成一个对应的十进制的编码 参考P173图4.3.5 4.3.2 译码器 译码：将每个输入的二进制代码译成对应的输出高、低电平信号。 常用的有：二进制译码器，二-十进制译码器，显示译码器等 真值表 逻辑表达式： 用二极管与门阵列构成的译码器虽然比较简单，但也存在两个严重的缺点。其一是电路的输出电阻较低而输出电阻较高，其二是输出的高、低电平信号发生偏移（偏移输入信号的高、低电平）。因此，通常只在一些大规模集成电路内部采用这种结构，而在中规模集成电路译码器中多采用三极管集成门电路结构。 集成译码器实例：74HC138 当S1=1,S’2+S’3=0时，GS输出为高电平（S=1），译码器处于工作状态； 否则，译码器处于禁止工作，所有的输出端被封锁在高电平； 74HC138的功能表： 利用附加控制端进行扩展 例：用74HC138（3线—8线译码器） 4线—16线译码器 数据分配器 带控制输入端的译码器又是一个完整的数据分配器。如74HC138所示电路中如果将S1作为“数据”输入端（同时令S’2=S’3=0），而将A2A1A0作为“地址”输入端，那么从S1送来的数据只能通过由A2A1A0所指定的一根输出线送出去。S1的数据以反码的形式从相应的输出端输出，而不会被送到其他任何一个输出端上。 二、二—十进制译码器 将输入BCD码的10个代码译成10个高、低电平的输出信号 BCD码以外的伪码，输出均无低电平信号产生 例：74HC42 真值表 卡诺图 BCD－七段显示译码器7448的逻辑图 7448的附加控制信号：（1） 灯测试输入 7448的附加控制信号：（2） 灭零输入 7448的附加控制信号：（3） 灭灯输入/灭零输出 输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭 输出信号，称灭零输出端： 只有当输入 ，且灭零输入信号 时， 才给出低电平 因此 表示译码器将本来应该显示的零熄灭了 7448驱动BS201A半导体数码管的连接方法参见P186图4.3.18 例：利用 和 的配合，实现多位显示系统的灭零控制 整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号 小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号 四、用译码器设计组合逻辑电路 1. 基本原理 (译码器又称为最小项译码器) 3位二进制译码器给出3