EDA技术课程设计题目与任务.docVIP

五 课程设计题目与内容 1. 电子秒表设计 内容及要求： 完成具有多计数功能的秒表，并可将结果逐一显示在7段数码管上，具体要求如下： （1）输入时钟10khz，采用Altera EP1C6Q240C8 FPGA； （2）异步、同步复位，计时精度1ms，最大计时240秒； （3）至少对6个目标计时，并可显示于7段数码管，格式为xxx.yyy，秒为单位； （4）计时值可逐一顺序回显； （5）按下一次终止键完成一个对象的计时，计时间隔小于最大计时值； （6）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 进度安排： 本设计持续10天，其中最后一天（依例周五）为答辩时间。 第1-2天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备； 第3-4天：完成设计与验证方案，经指导老师验收后进入模块电路设计； 第5-7天：完成模块电路设计，进行代码输入，并完成代码的初步仿真； 第8-9天：代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩； 第10天：验收合格后进行答辩。 选题：限2人：共同进行电路和验证方案设计，1人仿真，另1人FPGA实现 2. avalon总线从接口设计 内容及要求： 实现Altera的NiosII CPU外部总线接口电路，完成存储器的读写操作。 （1）CPU采用Altera NiosⅡ； （2）接口电路采用同步操作，注意时钟的选择； （3）寻址空间0x8000~0x8ffff，数据总线宽度8比特； （4）存储器的种类为寄存器即可，具有读写功能； （5）avalon总线接口为slave； （6）下载验证时要和CPU一同实现相应的功能，软件进行读写操作。 进度安排： 本课程设计持续10天，其中最后一天（（依例周5）为答辩时间。 第1-2天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备； 第3-4天：完成设计与验证方案，经指导老师验收后进入模块电路设计； 第5-7天：完成模块电路设计，进行代码输入，并完成代码的仿真； 第8-9天：约束设计，与CPU集成综合、下载，用c语言实现操作，并指导老师验收 设计；整理设计资料，撰写报告、准备答辩； 第10天：验收合格后进行答辩。 选题：限2人：共同进行电路和验证方案设计，1人逻辑电路设计与仿真，另1人系统集成及软件代码设计 3. 可控脉冲发生器 内容及要求： 实现周期、占空比均可调的脉冲发生器。 （1）采用1khz的工作时钟； （2）脉冲周期0.5s~6s，占空比10%~90%； （3）可初始化：周期2.5s，占空比50%； 进度安排： 本课程设计持续10天，其中最后一天（依例周五）为答辩时间。 第1-2天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备； 第3-4天：完成设计与验证方案，经指导老师验收后进入模块电路设计； 第5-7天：完成模块电路设计，进行代码输入，并进行代码的仿真； 第8-9天：完成仿真，约束设计，综合、下载，验证设计，指导老师验收设计；整理设计资料，撰写报告、准备答辩； 第10天：验收合格后进行答辩。 选题：限1人 4. 8bit序列检测器 内容及要求： 完成从2bit输入码流中检测特定8bit数据的电路，具体要求如下： （1）输入2bit码流，msb在前，4个周期的数据组成一个结构化字节； （2）检测序列0x7e； （3）成功检测到特定序列后，点亮一个LED； （4）操作中采用开关作为数据输入，按键作为有效数据指示信号； （5）工作时钟选择1k即可； （6）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。 进度安排： 本设计持续10天，其中最后一天（依例周五）为答辩时间。 第1-2天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备； 第3-4天：完成设计与验证方案，经指导老师验收后进入模块电路设计； 第5-7天：完成模块电路设计，进行代码输入，并完成代码的初步仿真； 第8-9天：代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩； 第10天：验收合格后进行答辩。 选题：限1人 5. 出租车计价器电路 内容及要求： 完成简易出租车计价器设计，选做停车等待计价功能。 （1）起步8元/3公里，此后1元/550米； （2）里程指示信号为每前进50米一个高电平脉冲，上升沿有效； （3）工作时钟1khz； （4）前进里程开始之前显示价钱，精确到0.1元； （5）停车