可编程实验报告(vhdl).docxVIP

可编程逻辑器件原理、应用与实验 实验：实验一-四 学院：电子工程学院 姓名： 王 亮 学号：1302121480 批次：第7批 实验一：4位减法、加法器设计 学号：1302121480 姓名：王亮 批次：第7批 一、实验内容： 任务：设计带借位、进位的4位二进制减法、加法器。 要求：要考虑借位、进位。在软件环境下，编写源文件，并用器件实现。 二、源程序： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity F_Adder is port(cin,slect : in std_logic; C : out std_logic_vector(3 downto 0); cout : out std_logic); end F_Adder; architecture behave of F_Adder is signal iint:std_logic_vector(4 downto 0); signal dint:std_logic_vector(4 downto 0); signal AA,BB:std_logic_vector(4 downto 0); begin process (cin,slect) begin if(slect=0 )then AA =01010; BB =00011; iint = AA + BB + cin; C = iint(3 downto 0); cout = iint(4); elsif(slect = 1)then AA =01010; BB =00011; dint = AA - BB - cin; C = dint(3 downto 0); cout = dint(4); end if; end process ; end behave; 三、实验步骤： 1. 在G盘新建文件夹，命名为Adder，打开操作软件diamond 2.0. 2. 建工程并选器件 新建工程file-new-project-next，然后在弹出来的对话框中填写相关内容Adder，在Location栏上选用上面已经建好的文件夹(G/Adder)；然后点击NEXT，在新弹出的对话框NEW PROJECT点击NEXT在又出现的对话框中选择相应的芯片family选择lattice XP2；Device选择LFXP2-5E；Part Names选择LAXP2-5E-6TN144C点击NEXT即可完成工程的新建；如图2.1 3. 建立源文件 新建项目file-new-file在对话框New File中，选择vhdl；在name栏中输入文件名()，点击FINISH，在Lattice Diamond主界面出现F_adder.vhd，在TextEditer中编辑输入vhdl语言源程序并保存。 4. 综合 在主界面Process窗口中双击Translate Design，对所编辑的代码进行综合。 图2.1 5. 管脚分配 在Diamond主界面中，点击Tools-Spreadsheet view，打开Spreadsheet view框。在pin一栏中填入各输入输出映射的管脚。分配完管脚之后点击保存，在主界面Process框中，对Map Design，PlaceRoute Design，Export Files选中所有的选项，然后右键选中JEDEC File，单击其下拉菜单中的Rerun All； 6.结构图： 7. 烧写程序 在Diamond主界面中，进入Tools-Programmer，点击OK键，然后点击图标，