兼容51指令点的8位mcu ip core开发.docx

兼容51指令的8位MCU 兼容51指令的8位MCU I P CORE开发 摘要 当前，在微电子领域正在发生一场前所未有的变革．这场变革是 由片上系统(SOC)技术的研究发展引起的，从技术层面看SOC技术是超 大规模集成电路发展的必然趋势和产物。它以超深亚微米VDSM(Very Deep Submi cron)工艺和知识产权I P核复用技术为支撑。在众多的I P 核中，MCU(微控制器)核以其在SOC中嵌入后，能充分发挥其处理灵 活、软件可升级、硬件开销少的特点，成为SOC最具研究价值的l P核。 I NTEL公司的MCS-51系歹UMCU是目前国内使用时间最长、架构最经典， 应用最广的8位MCU。 本文设计了一个可用于SOC系统Ij{]MCU核。此核指令集完全兼容于 MCS一51系列的微控制器，核内包含一个8位B(]CPU，两个16位的定时／ 计数器，一个UART，4组8位的并行l 0121以及256BYTEIj(TRAM，数据总线 和指令总线相分离的哈佛总线结构使片外RAM和ROM分别可以扩展到 64KB。 此l P核在设计过程中，ALU单元采用纯组合逻辑实现，按照所实 现的算术和逻辑运算指令，分为加／减模块，乘法模块，除法模块， 十进制调整模块，逻辑运算模块，以及多路选择模块。控制单元采用 新的PLA硬布线逻辑代替微程序控制逻辑。指令状态机采用全新的指 令时序以及指令实现方式，并且状态机的组合逻辑和时序逻辑分开设 计以此来提高状态机效率。 I P CORE的各个模块都采用VHDL硬件描述语言进行设计，具有较 好的移植性。各个模块单元以及整合后的CORE在MENTOR公司的 MODELSI M软件中通过了RTL级功能仿真。在SYNOPSYS的DC中通过了综 合测试，并且在X I LI NX公司的V i rtex-4 SX系列35器件的仿真板上通 过了硬件验证。 从软件验证仿真以及硬件测试的结果可以看出，本设计的I P CORE最高时钟频率可以达到25．36MHZ，综合后的面积适中，所以完全 CORE最高时钟频率可以达到25．36MHZ，综合后的面积适中，所以完全 可以做为控制核集成在SOC芯片中。 关键词： 微控制器：知识产权：硬件描述语言：片上系统 II THE THE DEVELOPMENT OF AN 8一BIT MCU IP CORE COMPATIBLE WITH 5 1．R～MILY MCU INSTRUCTION SET ABSTRACT Nowadays，all unheard．of transformation occurs in micro-electronics field， which is caused by the reseach and development of SoC technology．From technique level。SoC technique，which is supported by the VDSM(vcry deep submicron) technology and the IP(intelligent property)multiplexing technique，will be the mainstream and inevitable trend for the development of very large integration circuit． Because of its flexible management，upgradable software and small spending of the hardware，a MCU IP core has become one of the most attractive and important core in numerous IP cores for SoC chips．Intel MCS．5 1 is the most popular and durable 8一bit MCU、航th the most classical architecture at home． In this thesis，a MCU IP core which Can be used in SoC is developed．The core is completely compatible with the MCS一5 1 family microcontroller instruction set．It consists of an 8-bit CPU．two 1 6．bit timers／counters，a UART，four groups of 8一bit parallel p