DSP最小系统综合版 最终版.ppt

TMS320C54X最小系统设计 电源 时钟电路 复位电路 1.电源部分 以芯片TPS73HD318设计DSP的电源 SZU-TI DSPs Lab SZU-TI DSPs Lab DSP采用低电压方式，可以大大降低DSP芯片的功耗，DSP芯片的电源分两种，即内核电源(CVdd)和I/O电源(DVdd) 。I/O电源采用3.3V电压，内核供电为1.8V。 内核电源 1.8V I/O电源 3.3V TPS73HD318采用了双电源供电机制，以获得更好的电源性能，其工作电压为3.3V和1.8V。与3.3V供电相比，1.8V供电可以大大降低功耗。外部接口引脚仍采用3.3V电压，便于直接与外部低压器件接口，而无需额外的电平转换。芯片还提供了两个宽度为200ms的低电平复位脉冲。 * 2.时钟电路 TMS320VC5402内部有震荡电路，外接晶体及负载电容即可正常工作。当然也可以不使用内部震荡电路，直接输入时钟信号。 注意：当使用外接晶体时，要配置正确的负载电容（0-30pF），使输出时钟频率精确、稳定。 TMS320VC5402有片内锁相环PLL（Phase-Locked Loops)可以对输入的时钟信号进行分频或者是倍频。 * TMS320VC5402 片内PLL分频及倍频系数由片内寄存器CLKMD控制，CLKMD上电时的值由上电时对外部管脚CLKMD1、 CLKMD2、 CLKMD3电平采样设定。 基于以上原则，以系统工作时钟为20MHz为例，选用10MHz无源晶体的时钟电路如图所示。图中根据5402时钟配置原则，将5402的CLKMDl、CLKMD2、CLKMD3引脚分别配置为高电平、低电平、低电平，因此复位时系统的工作频率为外部参考时钟源(10MHz)的两 倍，即20 MHz。 时钟设计图 3. 复位电路设计 当时钟电路工作后，只要在 引脚上出现2个外部时钟周期以上的低电平，芯片内部所有电路寄存器都初始化复位。只有当此引脚变为高电平后，芯片内的程序才可以从0FF80h地址开始执行。 TMS320VC54X复位有三种方式，即上电复位、手动复位、软件复位。前两种是通过硬件电路实现的复位，后一种是通过指令方式实现的复位。 在系统刚接通电源时，复位电路应处于低电平以使系统从一个初始状态开始。这段低电平时间应该大于系统的晶体振荡启振时间，以便避开振荡器启振时的非线性特性对整个系统的影响。 工作中复位则要求复位的低电平至少保持6个时钟周期，以使芯片的初始化能够正确完成。 施密特触发器74LS74 可以防止复位电路受到外界干扰。 * * * *