第十七章COMSIC工艺流程.pptVIP

Figure 7 - 半导体制造技术西安交通大学微电子技术教研室第十七章 COMS IC 制造工艺流程 目 标 通过本章的学习，将能够： 1. 画出典型的亚微米 CMOS IC 制造流程图； 2. 描述 CMOS 制造工艺14个步骤的主要目的； 4. 讨论每一步 CMOS 制造流程的关键工艺。 CMOS工艺流程中的主要制造步骤 CMOS 制作步骤 1. 双井工艺 2. 浅槽隔离工艺 3. 多晶硅栅结构工艺 4. 轻掺杂漏(LDD)注入工艺 5. 侧墙的形成 6. 源/漏（S/D）注入工艺 7. 接触孔的形成 8. 局部互连工艺 9. 通孔1和金属塞1的形成 10. 金属1互连的形成 11. 通孔2和金属2的形成 12. 金属2互连的形成 13. 制作金属3、压点及合金 14. 参数测试 一、双井工艺n-well Formation 1）外延生长2）厚氧化生长 保护外延层免受污染；阻止了在注入过程中对硅片的过渡损伤；作为氧化物屏蔽层，有助于控制注入过程中杂质的注入深度。3）第一层掩膜4）n井注入（高能）5）退火 p-well Formation1）第二层掩膜2） P井注入(高能)3）退火 二、浅曹隔离工艺STI 槽刻蚀1）隔离氧化层2）氮化物淀积3）第三层掩膜，浅曹隔离4）STI槽刻蚀（氮化硅的作用：坚固的掩膜材料，有助于在STI氧化物淀积过程中保护有源区；在CMP中充当抛光的阻挡材料。） STI Oxide Fill1）沟槽衬垫氧化硅2）沟槽CVD氧化物填充 STI Formation1）浅曹氧化物抛光（化学机械抛光）2）氮化物去除 三、Poly Gate Structure Process 晶体管中栅结构的制作是流程当中最关键的一步，因为它包含了最薄的栅氧化层的热生长以及多晶硅栅的形成，而后者是整个集成电路工艺中物理尺度最小的结构。1）栅氧化层的生长2）多晶硅淀积3）第四层掩膜，多晶硅栅4）多晶硅栅刻蚀 四、轻掺杂；漏注入工艺 随着栅的宽度不断减小，栅下的沟道长度也不断减小。这就增加源漏间电荷穿通的可能性，并引起不希望的沟道漏电流。LDD工艺就是为了减少这些沟道漏电流的发生。 n- LDD Implant1）第五层研磨2） n-LDD注入（低能量，浅结） p- LDD Implant1）第六层掩膜2）P- 轻掺杂漏注入（低能量，浅结） 五、侧墙的形成 侧墙用来环绕多晶硅栅，防止更大剂量的源漏（S/D）注入过于接近沟道以致可能发生的源漏穿通。1）淀积二氧化硅2）二氧化硅反刻 六、源/漏注入工艺n+ Source/Drain Implant1）第七层掩膜2）n+源/漏注入 p+ Source/Drain Implant1)第八层掩膜2）P＋源漏注入（中等能量）3）退火 七、接触（孔）的形成钛金属接触的主要步骤1）钛的淀积2）退火3）刻蚀金属钛 八、局部互连工艺LI 氧化硅介质的形成1）氮化硅化学气相淀积2）掺杂氧化物的化学气相淀积3）氧化层抛光（CMP）4）第九层掩膜，局部互连刻蚀 LI 金属的形成1) 金属钛淀积（PVD工艺）2）氮化钛淀积3）钨淀积4）磨抛钨(化学机械工艺平坦化) 作为嵌入LI金属的介质的LI氧化硅 九、通孔1和钨塞1的形成通孔1 形成1）第一层层间介质氧化物淀积2）氧化物磨抛3）第十层掩膜，第一层层间介质刻蚀 钨塞1 的形成1）金属淀积钛阻挡层（PVD）2）淀积氮化钛（CVD）3）淀积钨（CVD）4）磨抛钨 多晶硅、钨 LI 和钨塞的SEM显微照片 十、第一层金属互连的形成1）金属钛阻挡层淀积（PVD）2）淀积铝铜合金（PVD）3）淀积氮化钛（PVD）4）第十一层掩膜，金属刻蚀 第一套钨通孔上第一层金属的SEM显微照片 十一、通孔2和钨塞2的形成制作通孔2的主要步骤1）ILD-2间隙填充2）ILD-2氧化物淀积3）ILD-2氧化物平坦化4）第十二层掩膜，ILD-2刻蚀 制作第二层钨塞的主要步骤1）金属淀积钛阻挡层(PVD)2）淀积氮化钛(CVD)3）淀积钨（CVD）4）磨抛钨 第一套钨通孔上第一层金属的SEM显微照片 十二、第二层金属互连的形成1）淀积、刻蚀金属22）填充第三层层间介质间隙3）淀积、平坦化ILD-3氧化物4）刻蚀通孔3，淀积钛/氮化钛、钨，平坦化 十三、制作第三层金属直到制作压点和合金 重复工艺制作第三层和第四层金属后，完成第四层金属的刻蚀，紧接着利用薄膜工艺淀积第五层层间介质氧化物（ILD-5）(见下图)。由于所刻印的结构比先前工艺中形成的0.25