马殿富-2013-11计算机类专业人才系统能力培养..ppt

下载文档 降价啦

1
0
约1.34万字
约 38页
2019-01-26 发布于湖北
举报
版权申诉
保障服务

马殿富-2013-11计算机类专业人才系统能力培养..ppt

1、本文档共38页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

指令码控制信号指令： 0x00(0x20|0x21|0x22||0x23|0x24|0x25|0x26|0x27|0x2a|0x2b) CtrlOP[1]= (~op[5]~op[4]~op[3]~op[2]~op[1]~op[0]) ((op[5]~op[4]~op[3]~op[2]~op[1]~op[0])|| (op[5]~op[4]~op[3]~op[2]~op[1]op[0])|| (op[5]~op[4]~op[3]~op[2]op[1]~op[0])|| (op[5]~op[4]~op[3]~op[2]op[1]op[0])|| (op[5]~op[4]~op[3]op[2]~op[1]~op[0])|| (op[5]~op[4]~op[3]op[2]~op[1]op[0])|| (op[5]~op[4]~op[3]op[2]op[1]~op[0])|| (op[5]~op[4]~op[3]op[2]op[1]op[0])|| (op[5]~op[4]op[3]~op[2]~op[1]~op[0])|| (op[5]~op[4]op[3]~op[2]~op[1]op[0])); 根据指令码和功能码变换为逻辑表达式形成指令码控制信号寄存器及选择器控制信号 CtrlPC P[2] CtrlMemRead P[0] CtrlIR P[1] CtrlRegsRead1 P[2]CtrlOP[1] CtrlRegsRead2 P[2]CtrlOP[1] CtrlRegsWrite P[6]CtrlOP[1] CtrlA P[3]CtrlOP[1] CtrlB P[3]CtrlOP[1] CtrlALUOut P[1]||P[5]CtrlOP[1] CtrlMux1_0 P[2] CtrlMux2_0 P[0] CtrlMux4_0 P[1] CtrlMux11_0 P[0] CtrlMux12_0 P[0] CtrlMux13_0 P[0] CtrlMux14_0 P[1] CtrlMux5_1 P[2]CtrlOP[1] CtrlMux6_1 P[2]CtrlOP[1] CtrlMux7_1 P[2]CtrlOP[1] CtrlMux8_1 P[6]CtrlOP[1] CtrlMux9_1 P[3]CtrlOP[1] CtrlMux10_1 P[3]CtrlOP[1] CtrlMux11_1 P[4]CtrlOP[1] CtrlMux12_1 P[4]CtrlOP[1] CtrlMux13_1 P[4]CtrlOP[1] CtrlMux14_1 P[5]CtrlOP[1] 根据数据通路(表1.2)以及指令码控制信号CtrlOP[1]给出寄存器控制信号和选择器控制信号。 Verilog实现信号 Initial_module init(.clk(clk),.start(start), .CtrlPC(CtrlPC),.CtrlMemRead(CtrlMemRead),.CtrlIR(CtrlIR),.CtrlRegsRead1(CtrlRegsRead1),.CtrlRegsRead2(CtrlRegsRead2), .CtrlRegsWrite(CtrlRegsWrite),.CtrlA(CtrlA),.CtrlB(CtrlB),.CtrlALUOut(CtrlALUOut),. CtrlMux1_0 (CtrlMux1_0),. CtrlMux2_0(CtrlMux2_0), .CtrlMux4_0(CtrlMux4_0),.CtrlMux5_1(CtrlMux5_1),.CtrlMux6_1(CtrlMux6_1),. CtrlMux7_1(CtrlMux7_1),. CtrlMux8_1(CtrlMux8_1),. CtrlMux9_1(CtrlMux9_1),. CtrlM10_1(CtrlM10_1), .CtrlMux11_0(CtrlMux11_0), .CtrlMux11_1(CtrlMux11_1),.CtrlMux12_0(CtrlMux12_0), . CtrlMux12_1(CtrlMux12_1),.CtrlMux13_0(CtrlMux13_0), .CtrlMux13_1(CtrlMux13_1),. CtrlMux14_0(CtrlMux14_0), . CtrlMux14_1(CtrlMux14_1)); 实现简单数据通路(表1.2) P0 Register_module PC(.write(CtrlPC),.data_in(Mux1_data),.data_out(PCdata)); data_mux_1 Mux2(.sel(CtrlMux2_0),data