第2章 PLD硬件特性与编程技术(2015).pptVIP

2.4 FPGA的结构与工作原理 2. FPGA的基本结构 　　以Xilinx公司的FPGA为例，分析其结构特点。 　　FPGA一般由三种可编程电路和一个用于存放编程数据的静态存储器SRAM组成。 这三种可编程电路是： 可编程逻辑块(Configurable Logic Block，CLB)、 输入/输出模块(I/O Block，IOB) 互连资源(Interconnect Resource，IR)。 　　FPGA的基本结构如图所示。 2.4 FPGA的结构与工作原理 2. FPGA的基本结构 可编程逻辑块(CLB)是实现逻辑功能的基本单元，它们通常规则地排列成一个阵列，散布于整个芯片 可编程输入/输出模块(IOB)主要完成芯片上的逻辑与外部封装脚的接口，它通常排列在芯片的四周 可编程互连资源(IR)包括各种长度的连线线段和一些可编程连接开关，它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来，构成特定功能的电路。 1）可编程逻辑块(CLB) 2.4 FPGA的结构与工作原理 2. FPGA的基本结构 CLB是FPGA的主要组成部分。图a所示是XC4000系列的CLB基本结构框图。 图a XC4000 系列CLB基本结构 　　CLB中有许多不同规格的数据选择器(4选1、2选1等)，分别用来选择触发器激励输入信号、时钟有效边沿、时钟使能信号以及输出信号。这些数据选择器的地址控制信号均由编程信息提供，从而实现所需的电路结构。 　 1）可编程逻辑块(CLB) 2.4 FPGA的结构与工作原理 2. FPGA的基本结构 　　CLB中的逻辑函数发生器F和G均为查找表结构，其工作原理类似于ROM。F和G的输入等效于ROM的地址码，通过查找ROM中的地址表可以得到相应的组合逻辑函数输出。 2）输入/输出模块(IOB) IOB提供了器件引脚和内部逻辑阵列之间的连接。它主要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成，其结构如图c所示。每个IOB控制一个引脚，它们可被配置为输入、输出或双向I/O功能。 2.4 FPGA的结构与工作原理 2. FPGA的基本结构 图c XC4000系列的IOB结构 3）可编程互连资源(IR) 2.4 FPGA的结构与工作原理 2. FPGA的基本结构 可编程互连资源(IR)可以将FPGA内部的CLB和CLB之间、CLB和IOB之间连接起来，构成各种具有复杂功能的系统。IR主要由许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现各种电路的连接。 XC4000系列采用分段互连资源结构，片内连线按相对长度分为单长度线、双长度线和长线三种。 2.5 硬件测试技术 2.5.1 内部逻辑测试 在ASIC设计中的扫描寄存器，是可测性设计的一种，原理是把ASIC中关键逻辑部分的普通寄存器用测试扫描寄存器来代替，在测试中可以动态地测试、分析设计其中寄存器所处的状态，甚至对某个寄存器加以激励信号，改变该寄存器的状态。 2.5.2 JTAG边界扫描测试 引 脚 描 述 功 能 TDI 测试数据输入(Test Data Input) 测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。 TDO 测试数据输出(Test Data Output) 测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。 TMS 测试模式选择(Test Mode Select) 控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。 TCK 测试时钟输入(Test Clock Input) 时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。 TRST 测试复位输入(Test Reset Input) 低电平有效，异步复位边界扫描电路(在IEEE规范中，该引脚可选)。 表2-1 边界扫描IO引脚功能 2.5 硬件测试技术 2.6 FPGA/CPLD产品概述 2.6.1 Lattice公司CPLD器件系列 最早推出PLD,ISP(In-system Programmability) ispLSI ispMACH ispMACH 4000V ispMACH4000B ispMACH4000C 2.6.2 Xilinx公司的FPGA和CPLD器件系列 1. Virtex-4系列FPGA 2. SpartanⅡ Spartan-3 Spartan 3E器件系 3. XC9500 XC9500XL系列CPLD 4. Xilinx FPGA配置器件SPROM 2.6 FPG