第2章——可编程逻辑器件new.pptVIP

第2章 可编程逻辑器件 可编程器件的基本概念 按编程元件的类型划分： 熔丝(Fuse)型器件 （OTP 器件） 反熔丝(Anti-fuse)型器件 （OTP 器件） EPROM型，称为紫外线擦除电可编程逻辑器件 。 EEPROM型，大部分CPLD和GAL器件采用此类结构。 Flash型 SRAM型 FPGA的分类（功能） GAL：通用阵列逻辑（Generic Array Logic）器件是20世纪80年代中期面世的。它是在PAL基础上发展起来的一种可编程器件。它采用了高速电可擦CMOS工艺，具有可电擦写、可重复编程和可设置加密位等特点。GAL与PAL的最大差别是GAL的输出结构可以由用户定义，是一种可编程的输出结构。一种型号的GAL器件可以对几十种PAL器件做到全兼容，GAL的器件几乎完全取代了PAL，并可以取代大部分中小规模的数字集成电路，因而获得了广泛的应用。其内部逻辑结构如下图。 CPLD：虽然不同厂家的CPLD内部结构有所不同，但基本由三主要组成部分：输入输出功能模块，宏单元和互连矩阵。下图是Altera公司的 MAX7000的结构, 在这个结构中，通过可编程互连阵列PIA(programmable interconnect array)将多个逻辑阵列模块LAB连接在一起，每个LAB包含16个宏单元，全局总线可以直接连接到专用的I/O管脚和宏模块上。 FPGA： 不同厂家都有自己的FPGA体系结构，但FPGA结构中都包含了下图所示三个基本块：可配置的逻辑块CLB、可配置的I/O模块和可编程互连资源。另外，还有可能有其它逻辑资源、如：锁相环、存储器、译码器等。随着FPGA的发展，各厂家所提供的资源越来越丰富、如：DSP模块、各种IP硬核、ARM硬核等。 CPLD与FPGA比较 主流PLD生产厂家 FPGA的发明者，最大的PLD供应商之一 最大的PLD供应商之一 ISP技术的发明者 提供军品及宇航级产品 CPLD是由PAL或GAL发展而来，是由可编程逻辑的功能块围绕一个位于中心和延时固定的可编程互连矩阵构成。 不采用分段互连方式，具有较大的时间可预测性。 采用EEPROM工艺 CPLD延伸出2个发展趋势：可擦除PLD和现场可编程门阵列FPGA。 现场可编程阵列 FPGA 内部结构由三部分组成： 可编程逻辑块（CLB ） 可编程输入输出模块（IOB） 可编程内部互连资源（PIR） FPGA/CPLD测试技术 在系统编程技术ISPIn System Programmable JTAG与FPGA连接 Cyclone系列器件的结构与原理 Cyclone LE结构图 Cyclone系列器件的结构与原理 Cyclone LE普通模式 Cyclone系列器件的结构与原理 Cyclone LE动态算术模式 Cyclone系列器件的结构与原理 快速进位选择链 LUT链和寄存器链的使用 Cyclone系列器件的结构与原理 快速通道(FastTrack) FastTrack遍布于整个FPGA器件，是一系列水平和垂直走向的连续式布线通道。 FastTrack连接是由遍布整个器件的“行互连”和“列互线”组成的。 DirectDrive技术和 MultiTrack互联结构 近期的FPGA器件，如CycloneⅡ、Stratix等系列， FPGA内部硬件资源的互联采用了DirectDrive技术和 MultiTrack互联结构完成。 I/O单元与专用输入端口 IO单元结构图 可选择的输入/输出 ——嵌入式阵列块EAB(Embedded Array Block) 用EAB构成不同结构的RAM和ROM 输出时钟 D RAM/ROM 256x8 512x4 1024x2 2048x1 D D D 写脉冲电路 输出宽度8,4,2,1 数据宽度8,4,2,1 地址宽度 8,9,10,11 写使能 输入时钟 系统级FPGA结构 系统级FPGA—嵌入式阵列块EAB(Embedded Array Block) M4K功能：4608位RAM；ROM设计；200MHZ高速性能；双端口存储器；单个双端口存储器；单端口存储器；字节使能；校验位；移位寄存器；FIFO设计；混合时钟模式。 系统级FPGA—TriMatrix存储器 Stratix器件中的TriMatrix存储结构具有多达10Mbit的RAM和高达12Tbps的峰值存储带宽，是大存储应用的理想选择。 M512 模块（512×1 到 32×18）：作为FIFO功能和时钟域缓冲； M4K 模块（4096×1到128×36）：满足中大小存储； MegaRAM模块（64K×