第5章 半导体存储器和高速缓冲存储器.pptVIP

全译码（8088最小组态） 第五章 半导体存储器和高速缓冲存储器 课前思考 速度、容量和价格是存储器设计的三要素，他们又是互相矛盾的，如何设计高速度、大容量的存储器？ Cache的作用是什么？Cache和主存的关系是什么？ Pentium计算机的存储器系统和8086的存储器系统有什么差别？ 主要内容 5.1 存储系统概述 5.2 存储器部件的组成与连接 5.3 微机系统中的高速缓冲存储器 5.1 存储系统概述 5.1.1 半导体存储器的分类 5.1.2 存储器的主要技术指标 5.1.1 半导体存储器的分类 5.1.2 存储器的主要技术指标 半导体存储器的主要技术指标包括： 存储容量 存取速度 功耗 5. 2 随机存储器 5.2.1 静态RAM 5.2.2 动态RAM 5.2.1 静态RAM SRAM的基本存储单元及其电路结构 SRAM结构示意 SRAM芯片2114 SRAM芯6264引脚图 6264的功能 5.2.2 动态RAM DRAM的基本存储单元和电路结构 DRAM芯片4116 5. 3 只读存储器 5.3.1 EPROM 5.3.2 EEPROM 5.3.1 EPROM EPROM的基本结构 EPROM芯片2716 5.3.2 EEPROM 当前EEPROM有两类产品。 一类是并行传送数据，称并行EEPROM；这类芯片具有较高的传送速率，如Intel的2817A（2K×8位）； 另一类是串行传送数据，称串行EEPROM；这类芯片只用少数几个引脚来传送地址和数据，使引脚数、芯片体积和功耗大为减少，如AT24C16（2K×8位）。AT24C16只有8个引脚，支持C串行接口。 EEPROM芯片2817A 5.4 存储器部件的组成与连接 5.4.1 16位微机的内存组织 5.4.2 32位微机的内存组织 5.4.3 半导体存储器与CPU的连接 5.4.1 16位微机的内存组织 8086的地址总线宽度是20位，最大可寻址1MB主存储器空间，起始地址为00000H，末尾地址为FFFFFH。由两个512KB的存储体组成，一个为奇地址存储体，与其数据线与数据总线的高8位相连，所以也称为高字节存储体；另一个为偶地址存储体，因为其数据线与数据总线的低8位相连，所以也叫低字节存储体。两个存储体均和地址线A19～A1相连 。 16位微机系统的内存组织 5.4.2 32位微机的内存组织 32位微机系统的内存组织体系是在16位微机系统基础上扩展来的。32位地址总线可寻址4GB的物理地址空间，地址范围为0～FFFFFFFFH，分为4个存储体，每个为1GB。4个存储体均与32位数据总线相连，也均与地址线A31～A2相连。字节允许信号～则作为存储体选择信号分别连接1个存储体，当某个字节允许信号为有效电平时，便选中对应的存储体。 32位微型机系统的内存组织 5.4.3 半导体存储器与CPU的连接 1. SRAM和EPROM芯片与CPU的连接 2. 存储芯片与CPU的配合 存储器的位扩充 片选端总是有效 门电路译码 74LSl38的引脚与译码应用