第2章 EDA—— 大规模可编程逻辑器件.pptVIP

第2章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述 2.2 复杂可编程逻辑器件(CPLD) 2.3 现场可编程门阵列(FPGA) 2.4 在系统可编程(ISP)逻辑器件 2.5 FPGA和CPLD的开发应用选择 2.1 可编程逻辑器件概述 2.1.1 PLD的发展进程 80年代初，Lattice公司推出了 2.1.2 PLD的种类及分类方法 3.从可编程特性上分类 2.1.3 PLD的基本结构 一. 阵列交叉点的逻辑表示 2.可编程连接 3. 编程后熔丝烧断 2. 或门电路 三. 与阵列的PLD表示 编程后实现 的与阵列表示 四. 或阵列的PLD表示 实现 f = P1+P3 的PLD表示 六. 输入缓冲器和反馈缓冲器 单入双出的缓冲器单元，输出0态和1态。 七.输出极性可编程的异或门 编程后熔丝保留，输出高有效，即 编程后熔丝烧断，输出低有效，即 八. 地址可编程的数据选择器（MUX） 2. 四选一数选器（4:1MUX） 九. 可编程的数据分配器 十. 激励方式可编程的时序记忆单元 十一. 双向输入/输出和反馈输入的逻辑表示 三态缓冲器禁止的双向I/O反馈输入的阵列表示 2.2 复杂可编程逻辑器件(CPLD) 2.2.1 CPLD的基本结构 CPLD的基本结构可看成由逻辑阵列宏单元和I/O控制模块两部分组成。 1．逻辑阵列宏单元 2. I/O控制模块 2.2.2 Alteral 公司的器件产品 2.3 现场可编程门阵列 (FPGA) 2.3.2 FPGA的配置模式 2.3.3 FPGA器件性能 PLCC(Plastic Leaded Chip Carrier，塑料方形扁平封装) PQFP(Plastic Quad Flat Pack，塑料四方扁平封装) TQFP(Thin Quad Flat Pack，四方薄扁形封装) RQFP(Power Quad Flat Pack,大功率四方扁平封装) BGA(Bal Grid Array(Package)，球形网状阵列(封装)) PGA(Ceramic Pin Grid Array(Package)，陶瓷网状直插阵列(封装) 第五项： C表示环境温度范围。 PROM大小是指配置数据所需的PROM大小(单位为bit)。 输出驱动电流： XC2000和XC3000系列为4 mA； XC3100/A为8 mA： XC3100L为4 mA； XC4000/A/D/E/EX为12 mA； XC4000H为24 mA： XC4000L为4 mA； XC5200和XC6200为8 mA； XC8100为24 mA。 2.4 在系统可编程(ISP)逻辑器件 ISP( In System Program ) 边界扫描测试技术BST 2.5 FPGA和CPLD的开发应用选择 FPGA与CPLD的区别 FPGA与CPLD的区别 FPGA与CPLD的区别 FPGA与CPLD的区别 在应用开发中一般应考虑以下几个问题: 4．FPGA/CPLD的选择 5. FPGA和CPLD封装的选择 A1A0=00，Y=D0； A1A0=01，Y=D1； A1A0=10，Y=D2； A1A0=11，Y=D3。 数据分配器 两输入都可编程的异或门 决定信号能否传递 决定输出高有效或低有效 R/L（Register/Latch） R/L=0，为D锁存器； R/L=1，为D触发器。 三态缓冲器有效 阵列表示为 带反馈的输出端 或阵列 与阵列 三态门禁止 输入端 早期的CPLD主要用来替代PAL器件，所以采用了可编程的与阵列和固定的或阵列结构。其基于乘积项的结构模块基本都是由EEPROM和Flash工艺制造的，一上电就可以工作，无需其他芯片配合。 CPLD中的I/O控制模块，基本上都由输出极性转换电路、触发器和输出三态缓冲器三部分及与它们相关的选择电路所组成。 与PAL兼容的CPLD的I/O控制模块结构 逻辑宏单元 输入/输出口 输入口 时钟信 号输入 三态控制 可编程与阵列 固定或阵列 主要特点： 采用0.5μm CMOS SRAM工艺制造； 具有在系统可编程特性； 在所有I/O端口中有输入/输出寄存器； 3.3 V或5.0 V工作模式。 Alteral公司的产品在我国有较多的用户，如EP220、EP224、EP6010、EP1810等经典产品应用颇广。 基于查找表( Look Up Table )的结构模块 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 输入 A 输入 B