微机原理-4(总线与时序).pptVIP

本章小结 本章重点是要求掌握8086引脚信号功能及由引脚产生的三总线功能； 对8086总线分时复用的特点及一些控制信号功能应深刻理解和熟练掌握； 掌握8086最小模式下的基本配置； 看懂典型的总线周期时序。 * 第四章 8086的总线操作和时序 本章将面向系统组成介绍8086的总线操作和时序,内容包括8086的两种组态模式、每种组态的引脚定义、总线形成和总线操作时序。最后，将引脚引伸到微机的系统总线。 微处理器是微机系统的核心部件，通过引脚与整个系统联系，其外部特性就表现在引脚信号上。在学习芯片的引脚信号时，需关注以下几点： 1、引脚的功能－－即脚引信号的定义 2、信号的流向－－即信号是从芯片向外输出，还是外部输入芯片，或是双向 3、有效电平－－指引脚起作用时的逻辑电平; 4、三态能力－－指正常输入/输出高、低电平外，还能输出高阻状态 4-1 8086CPU引脚及其功能 一、8086的两种模式 最小模式－ 最大模式－ 用于单处理器系统。系统中所需的控制 信号全部由8086/8088直接产生 用于多处理器系统。系统中所需的控制信号由总线控制器8288提供 其中：主处理器为8086/8088 协处理器有8087（数值）、8089（I/O） 二、8086/8088引脚信号功能说明 8086CPU的引脚图如下： 1、共用的引脚信号说明 (1) AD0~AD15－地址/数据复用总线（双向、三态） 在总线周期的第一个时钟周期，输出低16位地址（A0~A15),而在总线周期的其它时钟周期内，用于传送数据。当CPU处于“保持响应”状态时，这些引脚处于高阻。 （2）A16/S3～A19/S6－地址/状态复用引脚(输出、三态) 在总线周期的第一个时钟周期，输出20位地址信息的高四位(A16~A19),而在总线周期的其它时钟周期内，输出状态. (3) BHE/S7－高八位总线允许/状态复用引脚(输出、三态) BHE信号有效,表示对高八位数据线进行读/写操作。S7没定义 (4) RD－读信号 （输出、三态） 有效，表示对存储器或I/O端口读操作，具体是存储器读/IO读由M/IO决定 （5）READY－准备就绪（输入） 有效，表示存储器或I/O端口已准备就绪，可进行数据传送 （6）TEST－测试（输入） （7）INTR－可屏蔽中断请求（输入） （8）NMI－非屏蔽中断请求（输入、上升沿触发） （9）RESET－复位信号（输入） 复位时CPU内部寄存器的状态如下： 状态标志寄存器F ：清除 CS:FFFF IP:0000 DS、SS、ES: 0000 指令队列： 清除（空） （10）MN/MX－最小/最大模式控制输入端 MN/MX＝1：最小模式 MN/MX=1:最大模式 （11）CLK－时钟输入端 （12）VCC/GND－＋5V+10％电源 2、最小模式下引脚信号功能说明 （1）M/IO(IO/M)－存储器/IO操作选择 (三态、输出) 用来区别是访问存储器或I/O端口 （2）WR－写信号（三态、输出） 有效，表示对存储器/IO端口进行写操作 （3）INTA－中断响应（输出） （4）ALE－地址锁存允许（输出） （5）DT/R－数据发送/接收（输出、三态） 用来控制8086/8088数据传送方向。 DT/R＝ 1：发送 DT/R ＝0：接收 （6）DEN－数据总线允许（输出、三态） 总线周期后一段时间有效，DEN用作8286/8287选通信号 （7）HOLD－总线保持请求 （ 输入） HLDA－总线保持响应（输出） 3、最模式下引脚信号功能说明 （1）S2S1S0－总线周期状态（输出、三态） （2）RQ0/GT0、RQ1/GT1－总线请求/允许(输出、三态) （3）LOCK－总线封锁（输出、三态） （4）QSI、QS0－队列状态（输出） 用来指示CPU指令队列当前状态，以便外部对8086/8088CPU内部指令队列的动作跟踪。 QS1、QS0对应代码含意 QS1、QS0 队列状态 0 0 ：无操作未从队列中取指令 0 1