半导体后封装工艺及设备.ppt

半导体后封装及工艺设备 Company Logo IC Package （IC的封装形式） QFN—Quad Flat No-lead Package 四方无引脚扁平封装 SOIC—Small Outline IC 小外形IC封装 TSSOP—Thin Small Shrink Outline Package 薄小外形封装 QFP—Quad Flat Package 四方引脚扁平式封装 BGA—Ball Grid Array Package 球栅阵列式封装 CSP—Chip Scale Package 芯片尺寸级封装 传统半导体封装的工艺流程 封装技术发展方向 ☆圆晶级封装（WLCSP） ☆覆晶封装（Flip Chip） ☆系统封装(SiP) ☆硅穿孔（Through-Silicon-Via） ☆射频模组（RF Module） ☆ Bumping 技术的印刷（Printing）和电镀（Plating） 晶圆级芯片封装WLCSP（Wafer Level Chip Scale Packaging） TSV互连的3D芯片堆叠关键技术 (1)通孔的形成； (2)绝缘层、阻挡层和种子层的淀积； (3)铜的填充(电镀)、去除和再分布引线(RDL)电镀； (4)晶圆减薄； (5)晶圆／芯片对准、键合与切片。 采用磁控溅射 TSV的研究动态 TSV参数 参数值 最小TSV直径 1?m 最小TSV间距 2 ?m TSV深宽比 20 焊凸间距 25 ?m 芯片间距 5 ?m（微凸点180℃） 15 ?m （无铅铜焊柱260℃） 芯片厚度 15-60 ?m TSV的研究动态 　 铜通孔中, TiN粘附/阻挡层和铜种子层都通过溅射来沉积。然而,要实现高深宽比(AR 4∶1)的台阶覆盖,传统的PVD直流磁控技术效果并不令人满意。基于离子化金属等离子体( IMP)的PVD 技术可实现侧壁和通孔底部铜种子层的均匀沉积。由于沉积原子的方向性以及从通孔底部到侧壁溅射材料过程中离子轰击的使用, IMP提供更好的台阶覆盖性和阻挡层/种子层均匀性。由于电镀成本大大低于PVD /CVD,通孔填充一般采用电镀铜的方法实现。 --- 3D封装与硅通孔( TSV)工艺技术 2008年至今国际上也只有东芝、Oki-新兴公司,STMicro-electronics、Aptina这些半导体巨头在手机CIS芯片晶圆级封装中使用必威体育精装版的TSV技术，并相继研发实现了量产.文中研究了基于TSV技术的CIS产品晶圆级封装工艺流程,这一工艺流程经过了批量生产的考验.重点研究了在背面打孔溅镀铝层后,光刻、镀覆Zn/Ni层、刻蚀铝、去胶、镀覆Au金属层的顺序问题。 ---基于TSV技术的CIS芯片晶圆级封装工艺研究 中国大陆半导体封装测试产业前十大厂商 排名 厂商 主要封装方式 1 Motorola天津半导体有限公司 QFP、CGP、BGA、SSOP、FLIP CHIP 2 北京三菱四通微电子公司 3 南通富士通微电子有限公司 DIP、SIP、SOP、QFP、SSOP、TQFP、MCM 4 江苏长电科技 TO-XX、SOT./SOD、DIP 、SOP、PLCC/DQF、IP、HSOP、SDIP、HSIP、SSOP、FSIP、FDIP 5 赛意法微电子有限公司 DIP、SOP、BGA 6 上海松下半导体有限公司 SOP008、SOP016、018、028、SDIP028、042；LQFP048、NFS-52、QFP084、TQFP100、TO-220E 7 东芝半导体（无锡）有限公司 SDIP24、54、64、56、QFP48 8 甘肃永红器材 SOP、SSOP、QFP、TSOP、SSOP DIP、HDIP、SDIP、HSOP、LQFP 9 上海阿法泰克电子有限公司 DIP、SOIC、MSO、TSO、PLCC、TO、SOT 10 无锡华润微电子封装总厂 SD2P、SDIP、SKDIP、SIP、ZIP、FSIP、FDIP、QFP、SOP、PLCC AMAT endura 5500 12寸的Endura Brief Description Wafer Size : 200mm?Vintage : 2000?Load Lock : Narrow Body and Tilt Out?Robots (standard, HP, HP+, VHP, etc) Varian 3290 STQ Sputtering System Quantum Sources DC Biasable SST Heaters Digital Eurotherm Heater Contro