篮球24秒计时器.doc

电子课程设计 ——篮球24秒计时器 学院：电子信息工程 专业： 电子101501 姓名： 学号：201015020131 指导教师： 2012年12月 篮球24秒计时器 一 设计任务与要求 有显示24秒的计时功能； 置外部操作开关，控制计时器的直接清零，起碇和暂停\连续功能； 计时器为24秒递减计时器，其间隔时间为1秒； 计时器递减计时到零时，数码显示器不能灭灯，就发出光电报警信号。 二、总体框图 方案一：利用VHDL语言构成的24s篮球可控计时器 分频器 分频器 24s可控递减计时 器 显示电路 报警电路 CLK S LOAD CLRealR 方案二：由各个单元模块构成的24s篮球可控计时器 脉冲发生器 脉冲发生器 24秒计时 译码电路 报警电路 控制电路 外部控制开关 从框图可知：方案一是完全利用VHDL语言编写各个模块，然后将所有模块连接进行仿真及测试；而方案二是利用已有的芯片构成相应模块，后组合连接仿真。方案二在设计中有一定的简便性且不用编写繁琐的程序，因此，以下设计采用方案二。 篮球24秒计时器，它包括秒脉冲发生器、计数器译码显示、控制电路和报警电路五部分组成。其中计数器和控制电路是电路的主要部分。计数器完成24秒计时功能。而控制电路完成电路的直接清零、启动计数、暂时/连续计数；译码显示电路的显示与亮灯和到时间启动报警功能。秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准。 注：（1）由于实验箱具备提供不同频率的脉冲，在具体设计时将省略秒脉冲发生器部分。 （2）为了能下载到实验箱验证结果，方案二的译码电路部分采用方案一的显示电路。 三、选择器件 (1)同步十进制双时钟加减计数器74LS192（以下简称74192） (2)四2输入与非门74LS00（以下简称7400） (3)EP1C12核心板白色按钮（PB0,PB1） (4)EP1C12核心板贴片二极管（LED3） (5)EP1C12核心板数码管（仅两位） 四、功能模块 （1）25进制减法计数器 此部分采用两个74192构成25进制减法计数器，具备置数和清零的功能。 74192为同步十进制双时钟加减计数器，它具有双时钟输入，并具有清零和置数功能。以下为74192引脚图： LDN为置数端 BON为借位数端 CON为进位输出端 CLR为清零端 A~D置数并行数据输入 QA~QD计数数据输出 UP为加计数时钟端 DN为减计数时钟端 下表为74192的逻辑功能表 输入 输出 CLR LDN DN UP A B C D 1 0 0 0 * 0 1 1 * * 1 0 * * a b c d 异步清零 预置数 加计数 减计数 由上述74LS192功能表看出，当LDN=1时，CLR=0，DN=1时，如果有时钟脉冲加到CPU端，则计数器在预置数的基础上进行加法计数，当计数到9（1001），CON端输出进位下降沿跳变脉冲；当LDN=1，CLR=0，UP=1时，如果有时钟脉冲加到DN端，则计数器在预置数的基础上进行减法计数，当计数到0（0000）时，BON端输出借位下降沿跳变脉冲。由此设计出二十五进制减法计数器，预置数位N==（24）,当低位计数器的借位输出端BON输出借位脉冲时，高位计数器才进行减法计数。当计数到高低位计数器都为0时，高位计数器的借位输出端BON输出借位脉冲，使置数端LDN=0,则计数器完成置数置零，在DN端输入脉冲的作用下，进行下一循环的减法计数。 下图为25进制减法计数器（利用74192） 本图是采用将两片十进制计数器串联，后使用整体清零和整体置数的方法，形成25进制减法计数器。 其仿真图为： （2）控制模块 控制电路主要是为了实现定时器的启动、直接清零和暂停/连续功能，其中在直接清零时，由控制开关控制74192的清零端，从而使显示器显示零；通过暂停/连续开关从而实现断点定时功能。 电路图如下： 通过控制暂停输入管脚（即左下角的管脚）的电平高低来控制计数器输出波形，其工作原理可概括为：当暂停管脚输入为低电平时，G4（两2输入与非门）输出低电平，将G2（即三输入与非门）封锁，计数器没有计数脉冲送入，暂停计数。当计数器满24个脉冲，高位计数器的BO端输出低电平，一方面将G2封锁，另一方面点亮发光二极管，发出报警信号。 其仿真结果如下： 从仿真图可以看出，上面所预期的功能全部实现。 （3）译码显示模块 设计此模块是为了人们能更直观的观察到实验结果，以验证自己的猜想。EDA实验箱的数码显示原理：EP