[课件]数字逻辑_第八章_可编程逻辑电路.pptVIP

* 第八章 可编程逻辑电路 8.1 概述 8.2 只读存储器（ROM） 8.3 可编程逻辑阵列（PLA） 8.4 可编程阵列逻辑（PAL） 8.1 概述 高密度可编程逻辑器件HDPLD有：CPLD、FPGA。 低密度可编程逻辑器件LDPLD有：PROM、PLA、PAL和GAL。 常见的PLD器件有：PROM、PLA、PAL、GAL、CPLD和FPGA等。 PLD(Programmable Logic Devices)是一种“与-或”两级结构的逻辑器件。 一、PLD器件概念及分类 输入 缓冲 电路 与 阵 列 或 阵 列 输出 缓冲 电路 输入 输出 二、PLD的基本结构 三、PLD电路的表示方法及有关符号 A A A 1 A A A (2)PLD与门表示法 A B C F=ABC (1)PLD缓冲表示法 F=A+B+C A B C ≥1 硬线连接 × 被编程(接通)单元 被删除(开断)单元 (4)PLD连接的表示法 (3)PLD或门表示法 与或阵列是PLD器件中最基本的结构，通过改变“与阵列”和“或阵列”的内部连接就可实现不同的逻辑功能。 器件名 与阵列 或阵列 输出电路 PROM 固定 可编程 固定 PLA 可编程 可编程 固定 PAL 可编程 固定 固定 GAL 可编程 固定 可组态 四、与或阵列 五、宏单元 与或阵列在PLD器件中只能实现组合逻辑电路的功能，PLD器件的时序电路功能则由包含触发器或寄存器的逻辑宏单元实现。 逻辑宏单元(Output Logic Micro Cell)的作用为： (1)提供时序电路需要的寄存器或触发器； (2)提供多种形式的输入/输出方式； (3)提供内部信号反馈,控制输出逻辑极性； (4)分配控制信号，如寄存器的时钟和复位信号，三态门的输出使能信号。 8.2 只读存储器(ROM) A0 F0 An-1 Fm-1 W0 W2n-1 地址译码器 存储体 字线 位线 一、ROM的结构和分类(2n×m(位)) 1、ROM的结构 A1 A0 VCC 地址译码器 W0 W1 W2 W3 F0 F1 F2 F3 V0 V1 V2 V3 0 1 0 0 1 1 1 0 上图是4×4ROM电原理图。若A1A0=01时，使W1为“1”，则三极管V0、V2、V3导通使F0、F2、F3为“1”，而V1截止，故F1输出为“0”。 从逻辑电路的角度出发，字线和位线之间构成逻辑“或”的关系。故： F0 = W0+W1 F1 = W0 F2 = W0+W1+W2+W3 F3 = W1+W2+W3 根据地址译码器的功能可以写出字线的表达式为： 代入F0～ F3 得： A1 A1 A0 A0 W0 W1 W2 W3 F0 F1 F2 F3 ≥1 ≥1 ≥1 ≥1 A1 A1 A0 A0 W0 W1 W2 W3 F0 F1 F2 F3 × × × × × × × × × × 将逻辑图画成阵列图： 阵 列 与 阵 列 或 2、ROM的分类 (1)掩模型ROM 由厂家根据用户要求对芯片写入信息，通过掩模工艺在规定的位置制作晶体管(此位为“1”)，不作晶体管(此位为“0”)，用户不能改动。 (2)可编程ROM(PROM) 存储的内容可由用户写入，写“0”时，烧断晶体管基极的熔丝，写“1”时保留熔丝。但编程后不能再改变。 (3)可多次编程ROM(EPROM) EPROM在用户编程后还允许用紫外光或者电信号擦除数据重新编程。EPROM一旦编程后，在使用时只能读出信息而不能写入信息。 二、ROM的应用 例：用ROM实现下列逻辑函数。 解： A A B B C C F1 × × × F2 × × × F3 × × × × 8.3 可编程逻辑阵列(PLA) PLA采用函数最简“与或”式中的“与”项来构成“与”阵列。和ROM相比，PLA的与阵列不再产生2n个最小项，而是产生简化后的与项。这样，一个存储单元就可被多个地址码选中，从而达到节省储存空间的目的。 例1：分别用ROM和PLA实现下列逻辑函数。 F1(A，B，C)=∑m(2，5，6) F2(A，B，C)=∑m(4) F3(A，B，C)=∑m(2，4，5，6) 用ROM实现 A A B B C C F1 × × × F2 × F3 × × × × 先将函数式化简，注意公共项的利用。 以上三式中不同的与项为： 用PLA实现 A A B B C C P1 P2 P3 列 与 阵 阵 列 或 × × × × × × × × F1 × × F2 × F3 × × × 例2：试用PLA设计一个8421BCD码到余3码的代码转换电路。 8421码 余3码 0