单片机原理及接口技术课件第八章.ppt

单片机原理及其应用 第8章 单片机的存储器的扩展 单片机系统的三总线的构造 半导体存储器 程序存储器和数据存储器的扩展方法 E2PROM的使用 程序存储器和数据存储器的同时扩展 单片机系统的扩展是建立3总线基础上的： 地址总线（Address Bus，AB） 数据总线（Data Bus， DB） 控制总线（Control Bus， CB） 这些总线都是并行的，能够理想地匹配CPU的处理速度。 单片机之外的任何芯片和硬件资源必须通过总线与单片机相连，才能被单片机有效地管理，成为系统的有机组成部分。 MCS-51 单片机对外没有专用的地址总线，首先需要扩展系统的三总线。 8.1 单片机系统的三总线的构造 8.1 单片机系统的三总线的构造 当MCS-51单片机需要扩展外部ROM或外部RAM时，由P0口和P2口构造（外部的）地址/数据总线： P0口可以提供低八位地址总线和数据总线 P2口提供高八位地址总线，这种情况下，P0和P2就不能再作为I/O使用了。 由于P0口的分时复用，MCS-51单片机的地址和数据总线不是分立的。 在时序上，P0口在ALE为有效高电平期间，输出低8位地址A7~A0，同时，P2口上输出高8位地址A15~A8。 在ALE为有效低电平时，CPU对A15~A0状态指定的单元进行操作，此时，P0口作为数据总线。 8.1 单片机系统的三总线的构造 在单片机的片外增加一片地址锁存器，以ALE作为锁存控制信号，当ALE为高电平时，P0口输出地址信息，在ALE出现下跳沿时，把P0 口的地址信息锁存。ALE为低电平期间P0用作数据总线口。 8.1 单片机系统的三总线的构造 采用地址寄存器使P0口分时提供的地址和数据信息分离，形成了分立的并行总线： （1）地址总线（Address Bus，AB） 由P0口输出的低8位地址须经地址锁存器（74LS373）锁存，这样，P2口和地址锁存器的8位输出构成了MCS-51的地址总线A15~A0. 8.1 单片机系统的三总线的构造 （2）数据总线（Data Bus，DB） 传送的是数据信息，数据总线是双向的。数据总线用于在单片机与存储器之间、单片机与I/O口之间的数据传送。 单片机的数据总线为8位，由P0口提供，数位与P0口之间的对应关系为: 8.1 单片机系统的三总线的构造 （3） 控制总线（Control Bus，CB）用来传送控制信号，用来协调单片机系统中各个部件的工作。 MCS-51单片机与扩展相关的控制总线如下： 1）ALE——用来实现低8位地址的锁存。 2） EA ——外部程序存储器选择控制信号。 3）PSEN——扩展外部程序存储器读控制信号。 4）WR ——扩展的外部数据存储器和外部I/O口的写控制信号，是P3.6的第2功能，单片机输出的信号； 5）RD ——扩展的外部数据存储器和外部I/O的读控制信号，是P3.7的第2功能，单片机输出的信号。 8.1 单片机系统的三总线的构造 存储器是计算机的记忆部件。 CPU 要执行的程序、要处理的数据及中间结果等都存放在存储器中。 存储容量和存取时间是存储器的两项重要指标，它们反映了存储记忆信息的多少与工作速度的快慢。 根据读的方式，可分为随机存取存储器（RAM）和只读存储器（ROM）两大类。 8.2.1 随机存取存储器 随机存取存储器（Random Access Memory，RAM）可以多次写入和读出，每次写入后，原来的内容自动消失，被新写入的内容代替；对RAM进行读操作，不会改变RAM存储单元的内容；当电源掉电时，RAM里的内容随即消失。 RAM可分为为静态RAM和动态RAM。 静态RAM采存取速度快，只要不掉电就可以持续地保持存储内容不变。在单片机应用系统被广泛使用。 动态RAM采用MOS晶体管栅电容动态地存储电荷，以实现信息的记忆和存储。存储信息的电容有足够大的存储电荷时表示“1”，无存储电荷时表示“0”。由于电容上的电荷会因电路泄漏而逐渐消失，即使电源不掉电，经过一段时间，动态RAM中的所存储的信息也会丢失。 RAM是由若干个单元构成的，RAM内容的存取是以字节为单位的，为了区别