- 1、本文档共30页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
硬件体系结构硬件体系结构
——关注硬件分类,性能
杭研后台杭研后台‐‐何登成何登成
OutlineOutline
• CPU
• 内存内存
• HDD/SSD
• 网卡
• RAIDRAID卡卡
• 虚拟化
CPUCPU‐ArchitectureArchitecture
• CPU architecture
CPUCPU‐组件与性能指标组件与性能指标
•• CPUCPU
– 主频: CPU的时钟频率,内核工作的时钟频率
– 外频: 系统总线的工作频率
– 倍频: CPU外频与主频相差的倍数
– 前端总线: 将CPU连接到北桥芯片的总线
– 总线频率: 与外频相同或者是外频的倍数
– 总线数据带宽: (总线频率* 数据位宽) / 8
• L1,L2,L3 cache (缓存数据与指令)
– L1,L2: core独占; 带宽:20‐80GB/S ;延时:1‐5ns
– L3: core之间共享;带宽:10‐20GB/S;延时:10ns
– CCachhe liline siize: 6464 BByttes
• Interface
– QPI
• Intel中,连接一个CPU中的多个处理器(processors),直接互联
• QPI带宽:~20GB/s
CPUCPU‐程序设计优化程序设计优化
•• CacheCache‐consciousconscious
– 目的:提高L1/L2/L3 cache命中率,降低访问内存的概率,降低系统响应
时间
– 手段手段::
• 降低Cache冲突概率
• 提高Cache利用率——数据结构重整
• False‐sharing
– 多线程程序,当不同的线程同时读写同一cache line上的不同数据时发生;
– 危害:False‐sharing会导致L1/L2 cache miss,增加系统延时
– 例如例如:int threadArray[2];
• 系统监控
– 对程序做性能测试时对程序做性能测试时,善用系统性能监控命令善用系统性能监控命令,定位瓶颈定位瓶颈
– 例如:top
MemoryMemory
•• MemoryMemory
– Cpu与外部沟通的桥梁,计算机所有程序在内存中运行。其作用是用于暂时存放cpu中的运算数据,以
及与硬盘等外部存储器交换的数据.(From 百度百科)
• Memory‐种类
– RAMRAM: 随机存取存储器随机存取存储器
– SRAM : 静态随机存储器 CPU Cache
– DRAM: 动态随机存储器
– SDRAM : 同步动态随机存储器 与谁同步?——理论上速度可达到与CPU 同步
– DDRDDR SDRAMSDRAM :: 双倍数据传输率双倍数据传输率SDRAMSDRAM DDRDDR DDR2DDR2 DDR3DDR3
• Memory特性
– 随机定位;易失存储;容量有限(单块容量小,插槽少)
MemoryMemory‐性能指标性能指标
•• MemoryMemory‐性能指标性能指标
–
文档评论(0)