数字计时器的设计.doc

. PAGE .. 数字计时器的设计 摘要：本系统由石英晶体振荡器、分频器、计数器、译码器、LED显示器和校分电路组成，采用了中小规模集成芯片。总体方案设计由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字计时器的扩展功能，进行了各单元设计，总体调试。多功能数字计时器可以完成0分00秒-9分59秒的计时功能，并在控制电路的作用下具有开机清零、快速校分、整点报时功能。 关键词：石英晶振器；分频器；计数器；译码器；LED显示器 1设计电路的内容和功能要求 设计内容简介 综合运用所学的数字逻辑电路和系统设计的知识，学会在单元电路的基础上进行小型数字系统的设计，提高自己选择器件及解决实际问题的能力。 要求设计一个数字计时器，可以完成0分00秒~9分59秒的计时功能且计时准确，并在控制电路的作用下具有开机清零、快速校分、整点报时的功能。 设计功能要求 设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器发声的脉冲信号； 设计计时和显示电路，完成0分00秒~9分59秒的计时和显示功能； 设计清零电路，具有开机自动清零的功能，并在任何时候，按动清零开关，就可以实现计时器清零； 设计校分电路，在任何时候，按下校分开关，可以进行快速校分； 设计报时电路，使数字计时器从9分53秒开始报时，每隔二秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHz）,9分59秒发高音（频率2KHz）； 系统级联调试，将上述电路进行级联完成计时器的所有功能； 可增加数字计时器的附加功能，例如数字计时器定时功能、秒表功能、报整点时数功能等。 设计电路原理框图 图2-1 原理框图 电路工作原理及逻辑原理图 工作原理 数字计时器是由脉冲发生电路、计时和显示电路、清零电路、校分电路和报时电路和其它附加电路等几部分组成的，电路由振荡器、分频器、计数器、译码器、显示器等元件构成，可以分为。振荡器产生的脉冲信号经过分频器分频作用后为秒脉冲，秒脉冲送入计数器，计数器计数并且通过“时”、“分”、“秒”译码器显示时间。校分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响，报时电路通过1kHz 或2kHz的信号和要报时的时间信号进行“与”的运算来实现的定点报时的。 整体电路逻辑图 图3-1 整体逻辑图 各单元电路原理及逻辑设计 脉冲发生电路 图4-1 脉冲发生电路图 脉冲发生电路是为计时电路提供计数脉冲的，所以需要产生1Hz的脉冲信号。采用石英晶体振荡器和分频器构成。 晶体振荡器是构成数字计时器的核心，它保证了计时的准确及稳定。这里使用晶振的频率为32768Hz。晶体振荡器的振荡信号的频率与振荡电路中的RC元件的数值无关，因此，这种振荡电路输出的是准确度极高的信号。晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级二进制计数器来实现。例如，将32768Hz的振荡信号分频为1Hz的分频倍数为32768(215)，即实现该分频功能的计数器相当于15级二进制计数器。 CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级（214）二进制计数器，可以将32768HZ的信号分频为2Hz。 计时和显示电路 图4-2 显示电路图 计时电路有分计时，秒十位计时和秒个位计时三个部分构成。分计时器和秒个位计时器为十进制计数器CD4518，秒十位计数器为4位二进制同步计数器74LS161。 秒个位计时单元为十进制计数器CD4518，无需进制转换， 引脚10 (上升有效)与1Hz秒输入脉冲信号相连，引脚14（Q3）可作为向前的进位信号与秒十位计时单元的引脚2相连。 秒十位计时单元为十进制计数器，需要转换为六进制计数器，转换方法采用反馈置数法，具体方法如下：把引脚14（Q1）、引脚12（Q3）接入74LS00，并把74LS00的引脚六接到74LS161的引脚9（），因为（0101）2=（6）10。 分位计时单元为十进制计数器CD4518，无需进制转换，把74LS161的引脚12（Q3）接到分计时电路CD4518的引脚2（上升有效），作为进位信号。级联组装时，则要把分计时电路CD4518的引脚2（上升有效）接到快速校分的输出端。 显示电路由CD4511和LED数码管构成。CD4511把输入的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的并且接入1KΩ的限流电阻。 清零电路 图4-3 清零电路图 清零电路使用RC充放电回路和施密特整形电路组成。主要是连接到计时和显示电路中的CD4518和74LS161的清零（CLR）端