数字电子技术基础课件4.ppt

第四章 触 发 器 §4-1 概 述 §4-2 触发器的电路结构与动作特点 例3 用与非门组成的基本RS触发器如图所示，设初始状态为0，已知输入、输出端的电压波形如图,试画Q、端的输出波形图。 例 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 主从JK触发器存在的问题——一次变化现象 例 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 例 已知D触发器的输入波形，画出输出波形 图 ，设初始状态为0。 解：在画波形图时，应注意以下两点： （1）触发器的触发翻转发生在CP的上升沿。 （2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。 §4-3 触发器的逻辑功能及其描述方法 4. 逻辑符号 4-3-3. T 触发器 将JK触发器的 J、K 端连在一起，引出一个 T 端，就构成了 T 触发器。 T Qn Qn+1 0 0 0 1 1 0 1 1 1 0 1. 特性表 2. 特性方程 3. 状态转换图 Qn+1 = T Qn + T Qn 1 T=0 T=0 T = 1 T = 1 0 1 0 凡在时钟控制下，逻辑功能符合此特性表的触发器，就叫做T 触发器。 说明 保持 计数 SD RD C1 1N Q Q T CP T’触发器 使T触发器的输入恒为1就构成了T’触发器。所以T’触发器的特性方程就是在T触发器的特性方程中令T=1即可，即： 0 1 1 0 1 1 T * §4-1 概述 §4-3 触发器的逻辑功能及其描述方法 §4-2 触发器的电路结构 与动作特点 一.触发器的必备特点 1.具有两个能自行保持的稳态(1态或0态)； 2.外加触发信号时，电路的输出状态可以翻转； 3.在触发信号消失后，能将获得的新态保存下来。 数字电路: 分组合逻辑电路和时序逻辑电路两大类 组合逻辑电路的基本单元是基本门电路 前面说过，组合逻辑电路的输出只与输入有关，时序逻辑电路的输出既与当前的输入有关，又与以前的历史状态有关。那么以前的状态在哪里保存？这就用到这里讨论的触发器了。触发器是逻辑电路的基本记忆单元。 时序逻辑电路的基本单元是触发器 触发器：能储存1位二值信号的基本单元电路称。 二.触发器的分类 从电路结构不同分 从逻辑功能不同分 1). RS触发器 3).主从触发器 1).基本触发器 2).同步触发器 4).边沿触发器 2). JK触发器 4). D触发器 3). T触发器 4-2-1.基本RS触发器 一.电路结构与工作原理 Q 端、Q 端为两个互补的输出端 ； 1.电路结构（以与非门构成为例） SD RD 不允许 SD= RD=0. 约束条件： Q = 1、Q = 0 ， 定义为 1 态； SD 端 是 置 1 端（置位端）， 非号表示“0” 触发有效， RD 端 是 清 0 端（复位端）, RD、SD 端是触发信号引入端。 脚标“D”表示直接 触发， Q Q 又称R-S锁存器，它是最简单的触发器。 另外，R-S触发器也可以用或非门构成，如图所示。 Q Q 同样，这里的 和 分别是置0端（或复位端）和置1端（或置位端）。 当 时， 在 信号消失后（即回到0），由于Q端的高电平接到此与或门的另一个输入端，因而电路仍保持1状态。 当 时， 。在 信号消失后（即回到0），电路仍保持0状态。 这里同样存在约束条件：不允许 0 0 0 0 0 1 1 1 1 1 不允许 置1 清0 保持 Q Q SD RD Q Q SD RD 0 Q Q SD RD 1 Q Q SD RD 原态0 1 Q Q SD RD 1 1 0 原态1 保持 3、特性表 Sd Rd 0 1 不允许 1* 1 置 1 清 0 0 Qn 保 持 Qn+1 说 明 0 0 1 0 1 1 1 1 0 1 1 0 2、工作原理 （这里以与非门为例，即0触发有效） 4. 逻辑符号 二. 动作特点 由于触发信号直接加在输出门的输入端，所以在输入信号的全部时间里，都能直接改变输出端 Q 和 Q 的状态。 SD(SD)端叫做直接置位端； 因此： RD(RD)端叫做直接复位端。 用D作脚标 S R Q SD RD Q 与非门构成： 或非门组成： S R Q SD RD Q 1 触发有效， SD 端是置1端， RD 端是清0端， 0 触发