全数字硬件化对磁编码器角度解算的影响机理-电机与控制学报.PDF

17 12 Vol. 17 No. 12 第 卷 第 期 电 机 与 控 制 学 报 2013 12 Electri c Machines and Control Dec． 2013 年 月 全数字硬件化对磁编码器角度解算的影响机理 ， 刘亚静 范瑜 ( ， 100044) 北京交通大学电气工程学院 北京 : FPGA /ASIC ， 摘 要 针对基于 的全数字硬件化实现时存在内部参数界确定以及字长选取等问题 ， 通过分析离散周期对全数字硬件化实现的影响机理 得到离散周期对全数字硬件化系统的稳定性 。 ， ; del- 以及动态性能指标的影响规律 建立角度解算单元的连续域模型 并对稳定性进行分析 利用 ta ， ， 算子进行离散化 对比分析了有无反馈滞后一拍的离散角度解算单元的稳定性 得到包含离散周 ; ， 。 期信息的系数取值范围 以衰减度为满意控制指标 求得了满足性能指标的最大 离散周期 分析结 ， K T ＜ 2 ， 果表明 全数字硬件化实现全 闭环数字算 法时所存在的反馈滞后一拍会使 p 从 而使实际 系 。 ， ， 统的稳定性降低 通过求取最大 离散周期 能够平衡 系统性能与数字实现代价之间 的矛盾关 系 为 控制器参数设计提供理论依据 。实验结果验证 了理论分析的正确性 。 : ; ; ; ; 关键词 全数字化 硬件化 离散周期 现场可编程逻辑阵列 磁编码器 中图分类号:TM 921 文献标志码:A 文章编号:1007－ 449X (2013)12－ 0033－ 06 Effect