课件：单片机并行口的操作.ppt

* * * MCS-51系列单片机的输入输出端口设计十分巧妙，熟悉了这种端口的电路设计，我们不但可以熟练的使用它，而且还可以作为其它电路的输入输出部分的设计参考。MCS－51各个端口的设计有相同之处，但又因为各个端口功能不同又有所差别，各端口的设计各具特点。 80C51共有四个 8位的并行双向口，计有 32根输入／输出（I/O）口线。各口的每一位均由锁存器、输出驱动器和输入缓冲器所组成。因此，CPU数据从并行I/O接口输出时可以得到锁存，输入时可以得到缓冲。由于它们在结构上的一些差异，故各口的性质和功能也就有了差异。 并行输入/输出端口 输入/输出端口结构 P0. 0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 P1. 0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0 P3. 0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 4个8位并行I/O口：P0，P1，P2，P3； 均可作为双向I/O端口使用。输入时可以缓冲，输出时可以锁存。 (1)特点： P0：访问片外扩展存储器时，  复用为低8位地址线和数据线 P2：高8位地址线。 P1：双向I/O端口 P3：第二功能 1234567891011121314151617181920 4039383736353433323130292827262524242221 8031 8051 8751 89C51 片外扩展存储器时P0、P2口自动作为总线使用 （2）Ｉ／Ｏ口的字节地址和位地址 （3）下面分别介绍4个I/O口的结构 1）P0口的位结构 锁存器 三态缓冲器 场效应管 P0口既可用作I/O口，也可用作地址/数据总线，但二者不能兼用，用作I/O口时，必须在管脚上接上拉电阻。用作地址/数据总线时，地址和数据采取分时复用方式。用作输入时，必须对输出锁存器置“1”—“读引脚”操作 图2－11 P0口位结构原理图 ⑴ P0口是漏极开路的准双向口、低8位地址／数据总线口。P0口中一个多路开关：多路开关的输入有两个：输出锁存器的输出、地址／数据输出。多路开关的输出用于控制输出FET的导通和截止。多路开关的切换由内部控制信号控制。 ????? (2)当内部信号置0时，多路开关接通输出锁存器的/Q端这时明显地可以看出两点： ·由于内部控制信号为0，与门关闭，上拉FET截止，形成P0口的输出电路为漏极开路输出。 ·输出锁存器的Q端引至下拉FET栅极，因此P0口的输出状态由下拉电路决定。 在P0口作输出口用时，若P0．i输出1，输出锁存器的Q端为0，下拉FET截止，这时P0．i为漏极开路输出；若P0．i输出0，输出锁存器的Q端为1，下拉FET导通，P0．i输出低电平。 在P0口作输入口用时，为了使P0．i能正确读入数据，必须先使D置1，Q端为0 。这样，下拉FET也截止，P0．i处于悬浮状态。A点的电平由外设的电平而定，通过输入缓冲器读入CPU。这时P0口相当于一个高阻抗的输入口。 ? ?? (3)当内部信号置1时，多路开关接通地址／数据输出端。 当地址／数据输出线置1时，控制上拉电路的“与”门输出为1，上拉FET导通，同时地址／数据输出通过反相器输出0，控制下拉FET截止，这样A点电位上拉，地址／数据输出线为1。 当地址／数据输出线置0时，“与”门输出为0，上拉FET截止，同时地址／数据输出通过反相器输出1，控制下拉FET导通，这样A点电位下拉，地址／数据输出线为0。 通过上述分析可以看出，此时的输出状态随地址／数据线而变。因此，P0口可以作为地址/数据复用总线使用。这时上下两个FET处于反相，构成了推拉式的输出电路，其负载能力大大增加。此时的P0口相当一个双向口。 ⒉ P0口的功能 ⑴ 作I／O口使用 相当于一个真正的双向口：输出锁存、输入缓冲，但输入时需先将口置1；每根口线可以独立定义为输入或输出。它具有双向口的一切特点。 与其它口的区别是，输出时为漏极开路输出，与NMOS的电路接口时必须要用电阻上拉，才能有高电平输出；输入时为悬浮状态，为一个高阻抗的输入口。 ⑵ 作地址／数据复用总线用 此时P0口为一个准双向口,T1、T2相当于上拉电阻。作数据输入口时，也不是悬浮状态。作地址／数据复用总线用：作数据总线用时，输入／输出8位数据D0～D7；作地址总线用时，输出低8位地址A0～A7。当P0口作地址／数据复用总线用之后，就再也不能作I／O口使用了。 B、P1口的位结构 P1口由于只