无源滤波器设计.pdf

AD9912 输出端低通滤波器设计 庞观林 2014 年4 月 12 日 1 设计背景 如图：AD9912 是一款 DDS 芯片，系统最高时钟频率为 1GHz，转换 效率最大为 0.4，其输出端是一个DAC 模块，试在输出端设计一个模拟 低通滤波器，以滤除宽带噪声. 先由网上查得：DAC 输出电阻为 50 欧， FDBK 输入测试电阻应在 50 欧左右。故滤波器输入输出电阻都选50 欧讨 论。 1 2 设计理论基础 2 2 设计理论基础 巴特沃斯低通滤波器 最平坦：也称二项式或Butterworth 响应，提供最平坦通带响应 (其中N 为滤波器阶数） 通常选择w=wc 时为3dB 带宽点，此时可令k=1. 通用Π 型和T 型LC 滤波器的电路形式: 2 设计理论基础 3 最平坦低通原型归一化元件参数 最平坦低通滤波器 2 设计理论基础 4 等纹低通滤波器原型 等波纹：也称 Chebyshev 响应，以通带波纹换取陡峭的截止响应： 同样，如果选择w=wc 时为3dB 带宽点，此时可令k=1 。 3dB 波纹时等波纹低通原型归一化参数值 3 设计过程 5 3 设计过程 巴特沃斯低通滤波器设计 （1）选截止频率为400MHZ，由上图阶数与归一化关系可知：要实现 主带衰减40db, 至少要选用3 阶滤波器以上，阶数越高，其衰减斜率越大， 但考虑其同时越难设计，综合考虑采用4 阶滤波器。 （2 ）由上述设计背景可知，该滤波器输入输出电阻为50 欧， , 故可 采用4 阶II 型: 3 设计过程 6 （3) 由上表获取归一化参数值： (4) 归一化： ′ ∗ ′ ′ ∗ (5) 运用matisim 仿真实现： 在通带内，其稳定为-6.021db: 当下降3db 时，其为400.132MHZ, 与期望值相符 3 设计过程 7 当下降40db 时, 其为 1.274GHZ，由上图阶数与归一化图可读出，4 阶 下降40db 时其归一化值为3.1 左右，换算成实际值为 12.4GHZ 左右，与 设计读出结果相符 3 设计过程