基于全差分环形振荡器的电荷泵锁相环设计-集成电路工程专业论文.docxVIP

湘潭大学 学位论文原创性声明 本人郑重声明:所呈交的论文是本人在导师的指导下独立进行研究所 取得的研究成果 。除了文中特别加以标注引用的 内容外，本论文不包含任 何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡 献的个人和集体，均己在文中以明确方式标明。本人完全意识到本声明的 法律后果由本人承担 。 作者签名: rlf.乱 日期:加以2F j月 g日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意 学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文 被查阅和借阅。本人授权湘潭大学可以将本学位论文的全部或部分内容编 入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇 编本学位论文 。 j步密论文按学校规定处理 。 作者签名:节也托 日期: O/ J:r- !t 月 8 日 明名:牛￡ 日期:γ!J车 6 月 I I 摘要 随着集成电路发展，集成电路已经广泛应用于便携电子设备、计算机、数字电视、 通信、卫星、航空航天和遥控遥测等领域。作为集成电路尤其是数模混合电路的时钟提 供源，频率合成技术越来越重要。锁相环频率综合技术因为其电路简单并具有优良性能 使得其发展非常迅速，这种方法产生的频率具有稳定性好，杂散抑制强，噪声抑制性能 好。本文的目的是设计出图像传感器中锁相环频率综合电路。 本文首先分析了电荷泵锁相环的基本原理、拓扑结构以及它的线性模型，在此基础 上分析了系统的开环特性、闭环特性、锁定性能和稳定性能。为了抑制各个模块噪声对 频率输出的影响，抑制锁相环系统的相位噪声，本文同时分析了系统的噪声传递特性。 这部分工作在设定参数和优化性能等方面具有非常好的指导意义。紧接着文章对锁相环 的各个模块进行了选型分析，综合考虑各个模块的非理性因素，设计出符合性能指标的 模块电路并通过仿真验证。其中着重设计了一种差分结构的环形压控振荡器，该振荡器 采用了对称负载延时单元结构和自偏置电路结构，能够提高环形振荡器电源噪声、共模 噪声和相位噪声的抑制性能。通过采用缓冲器电路，振荡器延时单元的差分输出波形转 换为占空比为 50%的方波时钟。经仿真验证可知环形压控振荡器满足输出频率和噪声要 求，能应用于本文锁相环系统。在模块电路完成后，本文对锁相环电路进行了整体仿真 验证，包括：使用 matlab 验证系统模型的稳定性；使用 spectre 工具仿真验证锁相环系 统的捕获性能；建立噪声模型验证相位噪声和时钟抖动性能等。仿真结果表明：锁相环 的满足 100M~500MHz 的输出频率范围；各个工作频率下锁定时间均小于 20us；输出频 率相位噪声大小为-113MHz@10MHz；RMS Jitter 要小于 2%时钟周期。设计的电荷泵锁 相环能在要求频率内范围快速锁定，稳定地工作，符合图像传感器频率综合器要求。 在文章最后，对锁相环版图设计方案和要点进行阐述。所设计的锁相环电路采用 SMIC 0.18μm CMOS 进行电路和版图设计，并准备应用于图像传感器中进行流片。 关键词：频率综合；电荷泵锁相环；差分延时单元；低噪声 II II Abstract With the development of science and technology, the integrated circuit has been widely used in portable electronic devices, computers, digital television, satellite communications, aerospace, and remote control, etc. As the clock source of integrated circuit especially the mixed circuit, frequency synthesis technology becomes more and more important. The simple circuit and good performance of PLL frequency synthesis technology make it developed rapidly. The frequencies produced by this method have the qualities of good stability, strong spurious suppression and good anti-noise performance. The purpose of this paper is to design the PLL frequency synthesis circuit