PCI Express光纤卡及硬件设计【文献综述】.doc

毕业设计文献综述 电子信息科学与技术 PCI Express光纤卡及硬件设计 现代通信技术朝着高速、精确的方向发展，传统的并行收发技术，有很大的数据吞吐量，尤其是再引入差分信号后，但在实际的设计中会遇到引脚数过多，依靠单一的增加引脚数的方法并不能满足使用的需求，而且并行通信还有码间干扰、信号偏移、串音干扰和直流偏置等问题，这些因素严重地影响了并行通信频率的提高和传输距离的增长。为了解决并行通信在数据传输时所面临的极限问题，国内外都将更多的研究焦点放在高速串行通信上，随之而来的串行接口技术也应运而生。 PCI Express是由Intel，Dell，Compaq，IBM，Microsoft等PCI SIG联合成立的Arapahoe Work Group共同草拟并推举成取代PCI总线标准的第三代高性能I/O总线技术。第一代总线包括ISA、EISA、VESA和微通道（Micro Channel）总线，而第二代总线包括了PCI、PCI-X和AGP。PCI Express是一种能够应用于移动设备、台式电脑、工作站、服务器、嵌入式计算和通信平台等所有周边I/O设备互连的总线。 传统的PCI Express接口卡通常会直接采用PCI Express的接口芯片，将PCI Express差分信号转换成普通的信号进行使用，非常方便。但也存在着一些问题，就是可配置性不强，而且缺乏通用性，因为一块接口板上可能会有很多种接口，这就需要一个功能强大的可编程芯片用于进行不同接口的转换。 基于PEX8311和CPLD的PCI Express接口卡方法，该设计方案是卫星高速下行数据经地面接收站解调后，通过光纤以数字基带信号形成传递到本地端，接收卡就是负责接收解调器输出的高速基带数据流。硬件系统主要包括PCI-E总线控制器、高速数据缓存和CPLD本地逻辑控制，系统结构如图1。 图 1 PCI Express数据采集卡整体结构框图 PEX8311是一款专用于将DSP、FPGA等处理器总线接口升级为PCI-E的桥器件。利用PEX8311灵活的局部总线可以方便连接多种存储器、缓存器及FPGA、DSP等逻辑芯片，提供完整的本地总线接口到PCI-E的接口，包括地址转换、包生成与解码、信号中断支持及串并转换等。逻辑控制方面，采用了CPLD作为本地总线的逻辑控制器，负责协调好FIFO和PEX8311之间的时序关系。在实际测试中，根据对采集记录的数据文件处理、显示表明，设计达到了预期的指标要求，可接收320Mbps（40MB/s）。但这个传输速率与本课题要求的相差太远，结构上也缺乏可扩展性。 基于Xilinx Spartan-3 FPGA的接口卡设计。硬件系统包括PCI-E接口转换芯片PX1011A、Spartan-3 FPGA和其他接口部分。结构框图如图2所示。 图2 硬件电路连接框图 FPGA选用Xilinx公司Spartan-3系列XC3S1000。采用90nm材料生产，具有784个I/O，MicroBlaze 32位RISC软处理器和支持乘法累加器（MAC）功能的嵌入式XtremeDSP功能，具有高度的可配置性和扩展性。外部的PHY器件这采用NXP公司的PX1011A符合PCI Express规范v1.0a和v1.1，是一款性能优越的外部PHY器件。PXl011A的MAC接口采用独立的时钟，由片内100 MHz的基准时钟锁相环产生。锁相环有一个相对较高的带宽来实现可选的扩频并较少EMI。8 b数据接口在250 MHz上运行并进行SSTL2信号发送，这种模式与流行的FPGA I/O接口兼容。改设计在实际的测试中单通道PCI Express的双向读写速度为250MB/s，达到了PCI Express的技术要求。 参考上述的设计方案，根据本课题的基本要求，采用基于Xilinx Virtex-5 LXT FPGA的接口卡设计方案，Virtex-5本身就有类似于PHY器件的RocketIO功能，保证了系统的可靠性，同时它还具有比Spartan-3跟强大的功能，I/O支持差分连接。 Xilinx Virtex-5 LXT FPGA针对高性能逻辑和低功耗串行连接功能进行了优化，是世界上首款采用1.0V三栅极氧化层工艺技术制造而成的65nm系列的引脚兼容成员。平台使用全新的550MHz时钟技术、1.25Gbit/s LVDS I/O和经过性能优化的IP块，实现了高性能逻辑、串行连接功能、信号处理和嵌入式处理性能等多种资源的最佳平衡。此外，Virtex-5 LXT平台具有PCI Express Endpoint Block、Ethernet MAC Block和RocketIO GTP Transceivers等接口模块，适用于需要高速接口的场合。 Virtex-5 LXT PCI E