频率测量仪器.ppt

降数据率抽取与抗混叠滤波 要提高FFT分析仪的频谱分辨率，可采取降低采样速率fS，或增加FFT分析点数的措施。过低的fS会引起频谱混叠、减小分析带宽，还会导致信噪比下降；FFT的分析点数也不能无限增大，因为过大的数据量使数字信号处理器的负担过重，过长的计算时间也会影响显示刷新速度。 解决方案：在不改变fS和N的前提下对数字信号进行抽取，以此降低数据率。同时还需对抽取后的数据进行滤波，以免频谱混叠。使用数字滤波器可以同时实现抽取和滤波。 频率分辨率：采样频率一定时，FFT的点数越多，频率分辨率越高。频率分辨率Δf、采样频率fS和分析点数N三者之间的关系为Δf=fS/N。 频谱泄漏及其处理 FFT在原理上是采用有限长的时间记录进行付氏变换，并在总体上不断重复以代表对无限长实际序列的积分。然而在重复波形时，某些波形的形状和相位可能会有瞬变，这种情况下的FFT频谱与付氏变换积分的结果有较大差异，频谱图中会看到谱线的频率范围变宽，这就是频谱泄漏。 常用解决办法是使用窗函数与时间记录相乘，即强迫波形在有限长度的时间记录之外变为零，于是波形不再有瞬变现象。 FFT分析仪的性能指标 FFT分析仪的信号先在时、频域两个方向上离散化，再对离散序列中N个采样数据（记录）进行分析，所得频谱与周期信号理论上的线谱具有不同的意义，因此需要不同的评价指标。 频率特性 频率范围：由采样频率fS决定。为防止频谱混叠，一般采用过采样： fS 2.56 fmax ，其中fmax为待分析信号的最高频率。最高fS由ADC的性能决定。 频率分辨率：采样频率一定时，FFT的点数越多，频率分辨率越高。频率分辨率Δf、采样频率fS和分析点数N三者之间的关系为Δf=fS/N。 幅度特性 动态范围：取决于ADC的位数、数字数据运算的字长或精度。 灵敏度：取决于本底噪声，主要由前置放大器噪声决定。 幅度读数精度：幅度谱线的误差来源包括计算处理误差、频谱混叠误差、频谱泄漏误差以及每次单个记录分析所含的统计误差等。其中统计误差与信号处理方法、谱估计方法、统计平均方法及次数有关，往往需要在改变设置和多次分析之后才能获得较好结果。 分析速度 主要取决于N点FFT的运算时间、平均运行时间及结果处理时间。若是实信号的功率谱计算，则速度可以提高一倍。 其他特性 可选的窗函数种类；数据触发方式；显示方式；结果存储、输入/输出功能等。 6.3.2 FFT分析仪的实现 FFT分析的硬件实现 可选方案：ASIC、FPGA、DSP 选择准则：可编程性、集成度、开发周期、性能、功耗 可编程性 集成度 开发周期 性能 功耗 ASIC 低 较低 短 较好 中 FPGA 较高 高 最长 两者相当 低 DSP 最高 高 较长 高 　集成电路界ASIC被认为是一种为专门目的而设计的集成电路。 FPGA是ASIC的近亲，一般通过原理图、VHDL对数字系统建模，运用EDA软件仿真、综合，生成基于一些标准库的网络表，配置到芯片即可使用。它与ASIC的区别是用户不需要介入芯片的布局布线和工艺问题，而且可以随时改变其逻辑功能，使用灵活。 FFT的硬件实现（续） 选用哪种方案实现频谱分析？ ASIC：提供有限的可编程性和集成水平，通常可为某项固定功能提供最佳解决方案； FPGA：可为高度并行或涉及线性处理的高速信号处理提供最佳解决方案，如数字滤波器等的设计； DSP：可为复杂决策分析等功能提供最佳可编程解决方案，如FFT这样具有顺序特性的信号处理。 结论：鉴于频谱分析通常需要较高的可编程性，因此使用DSP实现FFT，而使用FPGA实现数字滤波、抽取等其他数字信号处理。 滤波式频谱分析技术 滤波式频谱分析仪原理及分类 基本原理：先用带通滤波器选出待分析信号，然后用检波器将该频率分量变为直流信号，再送到显示器将直流信号的幅度显示出来。为显示输入信号的各频率分量，带通滤波器的中心频率是多个或可变的。 6.4 扫描式频谱仪 档级滤波式频谱仪 也叫顺序滤波频谱仪，由多个通带互相衔接的带通滤波器和共用检波器构成。用多个频率固定且相邻的窄带带通滤波器阵列来区分被测信号的各种频率成分，因此得以全面记录被测信号。 并行滤波式频谱仪 与档级滤波式的区别在于每个滤波器之后都有各自的检波器，无需电子开关切换及检波建立时间，因此速度快，能够满足实时分析的需要。但是可显示的频谱分量数目取决于滤波器的数目，所以需要大量的滤波器。 扫频滤波式频谱仪 实质是一个中心频率在整个宽带频率范围内可调谐的窄带滤波器。当它的谐振频率改变时，滤波