天津理工大学数电课程设计电子钟设计.doc

《电子技术》课程设计报告 《数字钟的设计》 专 业： 班 级： 学 号： 姓 名： 指导教师： 完成日期： 2011 年 12 月 23 日 设计任务书 一、设计题目： “数字钟的设计” 二、技术要求 1. 设计一台能直接显示“时”、 “分”、 “秒”的数字钟，要求24小时为一计时周期。 2. 当电路发生走时误差时，要求电路具有校时功能。 三、给定条件及元器件 1.要求电路主要采用中规模集成电路 CMOS或TTL 2. 电源电压为+5V。 3.要求设计在数字电路实验箱上完成。 （一）：数字钟的组成和基本原理： 数字钟设计周期为24小时，显示满刻度为23时59分59秒，另外应有校时和报时功能。因此一个基本的数字时钟电路主要由五个部分组成。其整机框图如下图： 整机框图 ：晶体振荡器 晶体振荡器的作用是产生时间标准信号。数字钟的精度，主要取决于时间标准信号的频率及其稳定度。一般为保证其稳定性，一般采用石英晶体振荡器经过分频得到这一信号。选取晶振频率为32768Hz，采用十四级二进制计数器CD4060分频后，得到2Hz的信号，再由74LS74分频获得1Hz的秒信号。 CD4060简介： CD4060是十四进制串行计数器，即十四分频器，管脚图如下，它内部有十四级二分频器，即Q4—Q10，Q12—Q14，其它四脚没有引出，所以只能得到十种分频系数，最小为16，最大为256。 秒信号获取电路图如下： 图1.秒信号获取电路 （2）：计数器 数字钟的秒，分信号产生电路都是由六十进制计数器构成，时信号产生电路由二十四进制计数器构成。它们可由74LS160实现。采用整体复位法构成，电路图如下： 图2.二十四进制计数器 图3.六十进制计数器 （3）：译码显示电路 当数字钟的计数器在CP脉冲的作用下，按60秒为一分，60分为一小时，24小时为一天的计数规律计数时，就应将其状态显示成数字信号，这就需要将计数器的状态进行译码并将其显示出来。译码显示电路选用74LS248。 LTS547R LED简介：如下图 LTS547R LED共阴数码管其内部实际上是一个八段发光二极管阴极连在一起的电路，当在a,b,c……g,dp加上正向电压时，二极管就亮。 74L2S48简介：如下图 74L2S48是一个4线—7线译码器，其逻辑功能表如下图。它的基本输入信号时4个二进制数，输出7个：a,b,c,d,e,f,g。从表中可以看出，除了几个基本输入输出功能外，还有一些辅助功能： 【1】：灭灯功能：只要BI/RBO置入0，则不论在何种情况下，a-g均为0，二极管均不亮。 【2】：灭零功能：当LT=1且BI/RBO作输出，不输入低电平时，如果RBI=1，则在D，C，B，A的所有组合下，仍然正常显示。如果RBI=0，DCBA不为零时，仍正常显示。 【３】：灯测试功能：在BI/RBO不输入低电平的前提下，当LT=0时则不论输入处于何种情况，ａ－ｇ均为１，显示器这时全亮，常常用此法测试显示器的好坏。 现在以秒计数器为例，将计数器和显示数码管连在一起，其图如下： （4）校时电路 当时钟指示不准或停摆时，就需要校准时间。采用快速校时法。现以分计数器为例，电路如下： 校时电路图 原理：与非门1，2构成的双稳态触发器，可以将1Hz的秒信号和秒计数器的进位信号送至分计数器的CP端。工作过程如下：当开关拨至B端时，与非门1输出低电平，与非门2输出高电平。秒计数器进位信号通过与非门4，5送至分计数器的CP端，使分计数器正常工作：需要校正分计时器时，可将开关拨至A端，与非门1输出高电平，2输出低电平，门4封锁秒计数器的进位信号，而门3将1Hz的CP信号通过门3和门5送至分计时器的CP控制端，使分计数器在秒信号的控制下快速计数，直至正确的时间，再将开关拨至B端，以达到校准时间的目的。 整点报时电路 数字钟整点报时是最基本的功能之一。现在设计的电路要求在离整点差10秒时，每隔一秒鸣叫一次，每次持续时间为1秒，共响五次，前四次为低音500Hz，最后一次为高声1000Hz。原理图如下： 整点报时电路 设计步骤与方法 (一)振荡电路 振荡器是数字钟的心脏，它是产生时间标准“秒”信号的电路。为了制作简便，在精度要求不高的条件下，本系统中的振荡电路选用555定时器构成的多谐振荡器，见图。多谐振荡器的振荡频率由下式估算 f=1/T≈1/0.69（R1+2R2）C 若选用R1=R2=10Kohm，要在输出端得到的频率1Hz的时钟信号，则C应选47μF。调节电位器，即可