集成电路数字电子钟系统的设计.doc

PAGE PAGE 1 目 录 1 设计任务……………………………………………………………………………1 1.1 设计目的………………………………………………...………………………..1 1.2 设计要求……………………………………………………………………1 1.3 功能扩展……………………………………………………………………1 1.4 方案对比……………………………………………………………………1 2 数字电子钟系统设计………………………………………………………………3 2.1 各部分设计原理……………………………………………………………3 2.1.1 电源电路……………………………...………………………………………...4 2.1.2 晶体振荡及分频电路…………………………………………………………..5 2.1.3 时间计数单元……………………………………………………...…………...6 2.1.4 译码与显示电路………………………………………………………………10 2.1.5 2.1.6 2.2 扩展电路部分………………………………………………………………12 2.3 整机原理图………………………………………………………………14 2.4 元器件的选择………………………………………………………………15 3 电路的调试和误差分析…………………………………………………………..16 3.1总体的调试步骤…………………………………………………………………16 3.2蜂鸣器功能测试…………………………………………………………………16 3.3 计时功能调试及误差…………………………………………………...………16 4 课程设计的收获、体会和建议…………………………………………………..16 4.1焊接调试过程中发现的问题……………………………………………………17 4.2 设计体会………………………………………………………………...………17 4.3实验建议……………………………………………………………..….……….18 参考文献 附录 1 设计任务 1.1 设计目的 1、熟悉集成电路的引脚安排。2、掌握各芯片的逻辑功能及使用方法。3、了解数字钟的组成及工作原理。4、熟悉数字钟的设计与制作。 1.2 设计要求 1、时间计数电路采用24进制，从00开始到23后再回到00； 2、各用2位数码管显示时、分、秒； 3、具有手动校时 校分功能，可以分别对时 、分进行单独校时，使其校正 标准时间； 4、计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。1、由一个数码显示管显示星期； 5、为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。 1.3功能扩展 1、由一个数码显示管显示星期，星期计数采用7进制； 2、星期显示为，星期一至星期六显示分别为1、2、3、4、5、6，星期天显示为日（即为8）。 1.4 方案对比 1、方案一 如图1，可知此方案的电路的校时开关中,电路存在开关抖动问题，使电路无法 正常工作。 图1 方案一 2、方案二 如图2，此方案加采用基本RS触发器构成开关消除抖动电路。 图2 方案二 总结：由于方案二很好的解决了开关抖动的现象，选用方案二 2 数字电子钟系统的设计 2.1各部分设计原理 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。如下图3所示为数字钟的一般构成框图它由石英晶体振荡器、分频电路、计数器、译码显示器和较时电路组成。 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。 图3 数字钟构成框架图 2.1.1电源电路 主要选用器件：变压器、电感、桥堆