微电子第四章 集成电路设计.ppt

第四章 集成电路设计 4.1 集成电路中的无源元件与互连线 4.2双极集成电路器件和电路设计 4.3MOS集成器件和电路设计 4.4 双极和MOS集成电路比较 4.1 集成电路中的无源元件与互连线 4.1.0引言 4.1.1电容器 4.1.2电阻器 4.1.3 集成电路中的电阻模型 4.1.4 集成电路互连线 4.1.0引言 集成电路的无源元件主要包括电阻、电容和电感(一般很少用)。无源元件在集成电路中所占面积一般都比有源元件(如双极晶体管、MOSFET等)要大。因此，在设计集成电路中应尽可能少用无源元件．尤其是电感和电容以及大阻值的电阻。如果有些非用不可，也可作为外接元件处理。集成电路中主要的无源元件如下所示： 4.1.1电容器 1．MOS电容器 图4.1为MOS电容结构图。MOS电容器的电容量为： 式中， 为薄氧化层厚度；A为薄氧化层上金属电极的面积。在半导体一侧的P型衬底上扩散一层层，其目的是减小MOS串联电阻以及防止表面出现耗尽层。从(4.1)式可知，要提高电容量可以通过增大面积A和减小氧化层厚度 两个措施。 MOS结构电容 MOS结构电容 MOS结构电容 4.1.1电容器 一般在与集成电路工艺兼容情况下， 不可能做得很薄。因此，提高电容量只能以增大面积作为代价。在集成电路中，制作一个30pF的电容器，所用MOS电容的面积相当于几十个晶体管的面积。举例说明： 如果制造一个34.6pF的电容器需要的面积为105um，而一个小功率双极晶体管所占面积约4×103 um2。因此，一个34.6pF的电容器相当于约25个晶体管的面积。可见在集成电路中要获得一个容量较大约电容器相当困难。 4.1.1电容器 PN结电容是利用PN结反向时的势垒电容构成一个电容器。图4.2为一PN结电容的纵向和横向结构图。单位面积的结电容如第2章所述可以表示为 式中， 为接触电势差； 为梯度因子； 为零偏压时的电容量。PN结电容与杂质浓度有关，如果考虑杂质的横向扩散，则总的PN结面积为底面积加上4个侧面积： ，式中，W为正方形PN结扩散区的边长； 为PN结结深。 4.1.2电阻器 集成电路中的电阻是依靠不同的掺杂层形成的，主要分为扩散电阻(包括离子注入掺杂电阻)和沟道电阻两大类。不同的掺杂层和沟道层其电阻值的大小是不同的。如果有特殊需要时，也可以用不同电阻串的金属或硅化物在半导体表面形成薄膜电阻，或者用多晶硅掺杂形成多晶硅电阻。不过，这样形成的电阻代价总比扩散电阻高。因此，集成电路中最广泛使用的还是扩散电阻，多晶硅电阻在MOS集成电路中也经常使用．在特殊的集成电路中，也会采用薄膜电阻。 4.1.2电阻器 4.1.2电阻器 1．薄层电阻 薄层电阻又俗称方块电阻，它是集成电路中广泛使用的述语。薄层电阻 定义为 式中， 和 图4.3所示电阻层的平均电阻串和电导率； 为薄层的结深。 4.1.2电阻器 4.1.2电阻器 薄层电阻的几何图形设计 § 6.3 有源电阻 有源电阻是指采用晶体管进行适当的连接并使其工作在一定的状态，利用它的直流导通电阻和交流电阻作为电路中的电阻元件使用。 双极型晶体管和MOS晶体管可以担当有源电阻。 4.1.2电阻器 2．扩散电阻器 扩散电阻分别为用热扩散和离子注入层形成的电阻器，它是利用与集成电路兼容的扩散层构成的。例如采用双极集成电路发射区扩散和基区扩散层构成不同的电阻器，也可以直接利用外延层制作电阻器。图4.4为几种电阻器结构。 4.1.2电阻器 从(4.2)式可句，如果， 越小，可以使方块电阻的阻值提高，这就是用沟道电阻(夹层电阻)制作大胆值的电阻器的基本思想。沟道电阻是利用两层扩散层之间的沟道来形成电阻器。图4.5为基区沟道电阻与外延层沟道电阻器的制作原理与平面版图结构。 4.1.2电阻器 从图中可知，沟道电阻的大小不仅依赖于本扩散层的电阻率，而且还依赖于两层扩散层之间的深度。由于扩散结深难以精确控制，故沟道电阻的阻值也不易精确控制。因此在选用电阻类型时，一定要注意电阻对电路特性的敏感程度。精度要求高的电阻不能用沟道电阻来实现。表4.1为常用的几种扩散方块电阻和沟道方块电阻的大小、制作精度及温度系数。表中 表示温度每升高一度时引起电阻值有百万分之一的变化。 4.1.2电阻器 3．扩散电阻的功耗限制 扩散电阻也和其他电阻一样，有一个功耗限制问题，实验表明，对于TO或者扁平封装，在室温下，单位电阻面积所承受的最大功耗 为 这样就对电阻的最小条宽 和单位电阻条宽所允许的最大工作电流 有一个限制。因