微电子第五章基本门电路.ppt

5.9.4CMOS与或非门及或与非门 从理论上讲，任何复合门和各种组合逻辑电路都可以通过与非门和或非门构成，臂如对于有4个输入端的与或非门可以由图5-37的2个与门和1个或非门构成。 但对于CMOS电路，通常采用简化方法，即将两个晶体管串〔每一晶体管串有2个P沟和2个N沟晶体管)之间加以适当连接而成，如图5-38所示。如果把2个晶体管串之间的连接改在N沟之间，那就得到或与非(OR—AND-NOT)门。 5.9.4CMOS与或非门及或与非门 5.9.5CMOS三态反相器 三态反相门是指，输出逻辑除了为低电平和高电平外，还可得到第三态，即高阳抗态这时输出不受输入A的影响。其电路图及逻辑符号号见图5—39(a)．(b)。 三态反相门由1个晶体管串和控制端S组成。当S端为逻辑1时，它如同一普通的反相器；如果S端为逻辑0，则它就处于高阻状态。三态反相门是构成各种类型电路，如多路开关、锁存器、钟控逻辑、输入输出电路等的基础。 5.9.6CMOS多路开关 如果将上述两个三态门线与就可得cM()s多路开关。因为它们各有相反的S输入，因此在任何时候只有一个三态门起作用。其逻辑图及逻辑符号见图5-40。 采用这种由2个N沟管和2个P沟管的晶体管串来构成以上逻辑门时，可减少门的晶体管数。如CMOS多路开关，在采用通常的与非门、或非门构成时需要14个晶体管。若采用上述方法，则只要8个晶体管就够了。而更为重要的是晶体管串在版图设计时比较规则，有利于充分利用砖片的面积。 5.9.6CMOS多路开关 5.9.7CMOS传输门 在5.8.4小节中已述及，当N沟通导管充电时，输出电压有一阈值电压的压落，而对P沟通导管则在放电时输出电压有一闭值电压的压落。如果单独使用它们中的任何一种，在后一级电路的设计中必须考虑这一闭值电压压落问题。 但如果我们将一N沟MOS管和一P沟MOS管并联起来就可以解决这一问题，而成为一个几乎理想的双向开关。 5.9.7CMOS传输门 CMOS传输门示于图5-4l(a)。从图中可以看出，两个栅极分别由逻辑信号和所驱动，G和互为反相，因而在t=0时两个MOS管同时导通。在对电容CL充电时，开始电流同时流过并联的两个管子。当输出电压达到VDD-VTN时，N沟MOS管截止，但是电流仍然可流过P沟MOS管继续对CL充电，直到输出电压完全达到VDD为止。在电容VDD放电时，则是P沟MOS管首先截止，N沟MOS管仍能流过电流，因而输出电压可以进一步下阵至零。这样，两种晶体管自身的不足被相互补偿了。 5.9.7CMOS传输门 5.9.7CMOS传输门 如果两个晶体管的和VT相同，则在t=0时，初始的充电电流为2IO，这里IO是VGS=VDD时每一管子中的饱和电流。从因5-41(b)中看到，虽然在不同管子中的电流是沿不同曲线变化，但它们的总和随电压的变化几乎是线性的。因而传输门的电阻RTG为线性，它近似等于VDD/2IO。利用N沟MOS管的饱和电流公式： 可得： 因而通过传输门对CL充放电的时间常数为RTGCL。 5.10双极型电路与MOS电路的比较 在比较双极型电路与MOS电路之前，必须注意，这两种类型晶体管的基本特性有很大的差别。 (1)BJT管输出电流Ic为常数时的电压VCE(约300 mV)仍很小，而MOS管输出电流IDS接近常数时的电压VGS-VT要比VCE大得多。 (2) BJT管输出电流随输入电压上升的变化比MOS管的快得多。对BJT管而言，，而MOS管的。以上两种差别也可以从图5-47中看出。 5.10双极型电路与MOS电路的比较 5.10双极型电路与MOS电路的比较 (3) BJT管存在基极电流。双极型集成电路的一个优点是在高速时对电容负载具有较强的电流驱动能力，虽然由于双极型晶体管的电荷储存效应会增加延迟。另一优点是它较为“皮实”，在恶劣的I—作环境下它比起MOS集成电路有较高的可靠性。而MOS晶体管是依靠一层非常薄的栅氧化层作为绝缘层，在过量的尖脉冲电压的作用下它很容易被破坏。双极型晶体管的—个缺点是要求有输入(基极)电流，这使双极型集成电路的形式较为复杂，如要采用电阻等；另一个缺点是有相对较大的功耗。双极型集成电路中，每一个门电路的功耗将最终限制芯片的集成度。假设一个双极型门电路的功耗为200uw。如果；芯片上有5000个门电路，那总功耗就会达到l W，要散掉如此大的热能．就要求有有效的封装方法。 5.10双极型电路与MOS电路的比较 MOS集成电路具有功耗低，结构简单，因而集成度可显著加大等优点。 现把上述的各种不同的电路类型作一简要总结： (1)TTL电路具有中等的速度，其门延迟小于1 ns，可靠性很高，但由于功耗的问题一直被限制在大规模集成(LSI)的水平。