数字逻辑-同步时序逻辑电路.ppt

5.1 时序逻辑电路概述 组合逻辑电路：在任何时刻产生的稳定输出信号都仅与该时刻电路的输入信号相关。如译码器，全加器，数据选择器。 时序逻辑电路：在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，而且与电路过去的输入信号有关。如触发器，寄存器，计数器和移位寄存器等 时序逻辑电路的分类 根据电路工作方式分类： 同步时序电路：各个触发器的时钟脉冲接在一起，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路：各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。 。 根据电路的输入/输出关系分类： 米利（Mealy）型电路：某时刻的输出是该时刻的输入和电路状态的函数 摩尔（Moore）型电路：某时刻的输出仅是该时刻电路状态的函数，与该时刻的输入无关，如同步计数器。 同步时序电路的描述方法 研究同步时序电路时，除逻辑函数表达式之外，一般采用状态表、状态图去描述一个电路的逻辑功能。 1、逻辑函数表达式 (1) 输出函数表达式 反映电路输出Z与输入x和状态y之间关系表达式 (2) 激励函数表达式 反映存储电路的输入Y与电路输入x和状态y之间的关系 (3) 次态函数表达式 反映同步时序电路次态yn+1与激励函数y和现态yn 2、状态表 反映同步时序电路输出Z、次态yn+1和电路输入x，现态y之间关系的表格。 3、状态图 反映同步时序电路状态转移规律及相应输入/输出取值关系的有向图。 4、时间图 用波形图的形式来表示输入信号、输出信号和电路状态等的取值在各时刻的对应关系。 同步时序逻辑电路分析 所谓时序逻辑电路分析，就是对一个给定的时序逻辑电路，研究在一系列输入信号作用下，电路将会产生怎样的输出，进而说明该电路的逻辑功能。 分析过程和方法 求取上面的几个步骤 例1：分析如下图时序逻辑电路 解：列写方程 时钟方程: CP0=CP1=CP2=CP 输出方程: C=Qn0Qn1Qn2 驱动方程: J0=K0=1, J1=K1=Qn0, J2=K2=Qn0Qn1 （2）将驱动方程代入JK触发器的特性方程,求各个触发器的状态方程。JK触发器的特性方程为 各个触发器的状态方程为 （3）根据状态方程和输出方程进行计算,列状态表, 同步时序逻辑电路的状态表 画状态图 画时序图 同步时序逻辑电路的设计 设计步骤 建立原始状态表 直接从设计命题的文字描述得到的状态表称为原始状态表。 对时序命题的逻辑功能有了清楚的了解之后，才能建立正确的原始状态表。所谓正确也就是原始状态表中，状态个数不能少，状态之间的转移关系不能错。 例一：某序列检测器有一个输入端x和一个输出端Z。从x端输入一组按时间顺序排列的串行二进制码。当输入序列中出现101时，输出Z＝1，否则Z＝0。试作出该序列检测器的原始状态表和原始状态图。 解题分析： (1) 逻辑功能框图 例二：假设某同步时序电路，用于检测串行输入的8421BCD码，其输入的顺序是先高位后低位，当出现非法数字(即输入1010，1011，1100，1101，1110，1111)时，电路的输出为1。试作出该时序电路的原始状态表和原始状态图。 解题分析： 根据题意，该电路有一个输入x，用来接收8421BCD码，对于所接收的8421BCD码判别，用输出Z来指示。 要求对输入的二进制码四位一组一组的检测，要检测的序列有16种，这样我们建立原始状态图的过程就不同了。 例三：某一引爆装置，当引爆开关x闭合后(x＝1)，经过4个时钟脉冲周期，即电路的输入序列x＝1111时，发出引爆信号(Z=1)，使炸药包引爆。试作出该引爆装置的原始状态图和状态表。 解题分析： 1、 根据题意，设电路的初始状态为S0， 状态化简 第一步作出的状态图和状态表不一定是最简的，可能包含多余状态，状态个数的多少直接影响时序电路所需触发器的数目。因此需要对状态表进行化简，减少触发器和逻辑门的数目。 状态化简，就是从原始的状态表中消去冗