东北大学自动化复习课件微机原理及接口技术(2）.ppt

71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 2-6 从8086到PentiumIV 1、80286 简介： 82年 24位AB，16位DB，68脚PLCC 时钟6-25MHz，集成度13.5万 采用新的内存管理技术（虚拟内存和保护模式）,以管理、使用更多资源 为满足多任务系统的需要而设计 结构特点： 指令预取器 地址驱动器 数据缓冲器 预取队列 BU ALU 寄存器组 乘除部件 控制部件 EU 基址寄存器 物理地址∑ 偏移地址∑ 保护逻辑 AU 指令译码器 已译码队列 IU 外部总线 存储器管理：2种方式 实模式：兼容8086 只使用20位地址直接寻址1MB内存, 高4位无效 此方式下，仅相当于快速的8086 系统复位后，自动进入该方式 保护模式： 使用24条地址线，可寻址16MB内存。 虚存寻址范围：1GB，必须利用32位虚地址形成最终的24位物理地址 保护的含义： 对形成物理地址的段地址作保护性转换 系统设定4个特权极，不同的程序运行在不同的等级上，可保护任务分离，实现任务切换 2、80386 简介：85年 32位内外DB，32位AB，132脚PGA 16~50MHz，1.6um工艺，27.5万集成度 直接寻址：4GB （1GB=230字节） 虚存管理：64TB （1TB=240字节) 功能结构：P11 EU： 8个32位通用寄存器 乘/除硬件、64位桶形移位器：提高乘除法速度 IPU： 预取队列：16字节SRAM，加快对存储器的访问速度 IDU: 已译码队列 MMU： 分段部件：逻辑地址到线性地址的转换 分页部件：线性地址到物理地址的转换，并送往BU 分页：将内存以4KB为单位划分，较分段更细，可允许处理较小的程序与数据，避免浪费 BIU：与外界联系的通道,总线周期仅为2个时钟。 存储器管理：3种方式 P86 实地址：与286相同 保持与8086的兼容 保护虚拟地址：本性方式 支持段页式存储结构，管理更为细致 可寻址4GB物理地址空间 可管理64TB虚拟地址空间 虚拟8086：V86 80386可虚拟成多个8086，且可以同时工作 允许在保护模式下运行8086应用程序 允许80386将内存划分为不同部分，每个部分由操作系统分配给不同的应用程序 操作系统可平均或优先分配每个应用程序的执行时间，从而实现多任务 段页式寻址过程：P93 48位逻辑地址（虚拟地址）：16位段选择字、32位偏移地址 取段描述符： 段描述符 =（描述符偏移地址 + 描述符表基地址） 8字节，4个字节（32位）存放段地址，每段长度最大232（4G)字节 形成线性地址： 32位线性地址 =（32位段基址 + 32位偏移地址） 线性地址：页组目录项索引（32-22）+页表项索引（21-12）+页内偏移（11-0） 取页表描述符： 页表描述符 =（页目录偏移 + 页目录基址寄存器） 取页描述符： 页描述符 =（页表基址 + 页偏移地址） 形成物理地址： 32位物理地址 =（页基址 + 页内偏移地址） 段页式地址转换 页式地址转换 线性地址 页目录 页目录 偏移量 页目录项 页面 操作数 页 CR3 页表 页表项 页目录基址 3、80486 简介：89年,标准32位CPU 时钟40~100MHz，168脚PGA 1/0.6um工艺，120万集成度 以386为核心，增加了Cache、片内80487和面向多处理机的机构 从程序设计角度来看，其体系结构几乎没变 功能结构：P13 浮点运算单元FPU： 与80387完全兼容且有扩充 数据通道64位，其整体性能是386+387的2倍 8KB高速Cache：数据、指令共用 可全部存放指令 在简单循环中可大部分存放数据，以避免存储器读写过程中的大量等待周期 与分段部件、EU及FPU之间以二条32位总线相连，可合并成64位使用，以提高数据传送速度 支持二级Cache：高达256KB 一级Cache未命中时，二级Cache大多能命中 CPU访问存储器的平均等待时间几乎趋于0