集成电路课程设计——锁相环CD4046设计频率合成器.doc

PAGE PAGE 2 集 成 电 路 实 验 报 告 学号：110800316 姓名：苏毅坚 指导老师：罗国新 2011年1月 锁相环CD4046设计频率合成器 实验目的：设计一个基于锁相环CD4046设计频率合成器 范围是10k~100K，步进为1K 设计和制作步骤： 确定电路形式，画出电路图。 计算电路元件参数并选取元件。 组装焊接电路。 调试并测量电路性能。 确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到： f1/M=f1’=f2/N 故 f2=Nf’1 (f’1为基准频率) 当N变化时，就可以得到一系列的输出频率f2。 设计方法 （一）、振荡源的设计 用CMOS与非门和1M晶体组成 1MHz振荡器，如图14。图中Rf 使 F1工作于线性放大区。晶体的等效 电感，C1、C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。 F1、F2、F3使用CD4049。 （二）、N分频的设计 N分频采用CD40103进行分频。CD40103是BCD码8位分频器。采用8位拨码开关控制分频大小。输入的二进制大小即为分频器N分频。图中RP1为1K排阻 （三）、1KHZ标准信号源设计（即M分频的设计） 根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518（共4个计数器）组成一个1000分频器，也就是三个十分频器， 这样信号变为2Khz.再经过双D触发器，这样就可把2MHz的晶振信号变成500hz的标准信号。如下图所示： （四） 4046锁相环的设计 锁相环4046为主芯片。电路图如下：500Hz 信号从14脚输入。3脚4脚接N分频电路，即40103分频电路。13脚接低通滤波器。 锁相环参数设计 本设计中，M固定，N可变。基准频率f’1定为1KHz，改变N值，使N=1~999，则可产生f2=1KHz—999KHz的频率范围。 锁相环锁存范围： fmax=100KHz fmin=1KHz 使用相位比较器PC2 由下图大概确定由VDD=5V选定，R1=10K， R2=无穷大,即不接，得约 C1=600p左右。 由T1=R3*C2 右边公式 C2≈300pF，R3=10KΩ 由上述分析可得总设计电路图： 电路板制作 根据设计出来的原理图，用alter designer 进行Pcb的设计，得出Pcb如下图。画完检查下板看是否有错，如果没有错就直接进行PCb的制作，将板制作完成后，将电路上的元件焊接下去，检查是否有虚焊、漏焊。焊完成品如下图当一切完成后最后进行板的调试。 调试步骤： 本实验电路采用分模块设计，所以调试时采用分模块调试，每个模块调试成功后，将整个电路进行连接，最终得到实验总电路，最后进行测试输出结果。 首先测试的是晶振模块，接入+5V电源，测试晶振模块输出，用示波器进行检测，当示波器显示输出2Mhz方波时，表示输出正常。接下来测试1000分频器4518，4518由两个10进制分频器组成，两片构成1000分频。当4518输出2KHz 时，表示该模块正常。接下来测试双D触发器模块，由于D触发器，两个D触发器构成4分频，当输出结果为500Hz 时，表示正常。再测试40103分频器模块，40103为8为二进制分频器，将上面4518的2K信号输入进行测试，当输出的频率与拨码开关值加一再乘以两倍时，表示一切正常。最后将几个模块联合起来，进行测试4046锁相环的测试，调节4046振荡器频率上的电位器，使输出波形稳定，即上锁。调节低通滤波器电位器，使输出波形的频率的截至频率在100K左右时，调试完成。 测试结果： 拨动拨码盘，测输出频率 拨码盘 输出频率f（Hz）00010000001000000100000010000000 心得体会： 开始时，输出一直没有信号然后我分模块检查电路，一级一级的检查。首先我先检查了振荡