贵州民族学院数字电路课件 第八章.ppt

* * 8 半导体存储器和可编程逻辑器件 8.1随机存取存储器（RAM） 引言 8.2只读存储器（ROM） 8.3 可编程逻辑器件（GAL） 8.4复杂的可编程逻辑器件（CPLD） 8.5现场可编程门阵列（FPGA） 8.1 随机存取存储器 8.1.1 RAM 的电路结构与工作原理 1. RAM存储单元 （1）静态RAM存储单元 （2）动态RAM存储单元 2.RAM基本结构 （1）存储矩阵 （2）地址译码 （3）输入输出控制电路 3.RAM的操作与定时 读出操作过程： （1）预读取单元的地址加到存储区的地址输入端 （2）加入有效的片选信号CS （3）在R/ 线上加高电平，经过一段延时后，所选择单 元的内容出现在I/O端。 （4）让片选信号CS无效，I/O端呈高阻态，本次读出结束 8.1 随机存取存储器 写操作： （1）将于写入单元的地址加到存储器的地址输 入端； （2）在片选信号CS端加上有效逻辑电平，使RAM 工作； （3）将待写入的数据加到数据输入端； （4）在R/ 线上加入低电平，进入写工作状态； （5）使片选信号无效，数据输出线回到高阻状态 8.1.2 RAM 存储器容量的扩展 1.字长（位数）的扩展 2.字数的扩展 8.1.3 RAM 举例 1.MCM6264 2.Μpd41256 8.2 只读存储器（ROM） ROM的结构与RAM类似，主要介绍几种 ROM数据存储的基本原理： 固定ROM（又称掩模ROM） 可编程ROM: EPROM E2PROM 8.3 可编程逻辑器件（PLD） 8.3.1 PLD的电路表示法 1.连接方式 2.基本门电路的PLD表示法 3.PROM的PLD表示法 8.3.2 可编程阵列逻辑器件（PAL）简介 8.3.3 可编程通用阵列逻辑器（GAL） 1.GAL基本结构 2.输出逻辑宏单元（OLMC） 3.结构控制字 4.GAL的工作模式 8.4 复杂的可编程逻辑器件（CPLD） 8.4.1 CPLD的结构 1.通用逻辑块（GLB）的结构 2.I/O单元结构 3.输出布线区 4.时钟分配网络 8.4.2 CPLD的编程 1.ispLSI器件E2CMOS单元的编程方法 2.ispLSI1000及2000系列器件的编程接口 3.ispLSI3000及3000以上系列器件的编程 接口 *8.5 现场可编程门阵列（FPGA） 8.5.1 FPGA中编程实现逻辑功能的基本原理 8.5.2现场可编程门阵列结构 1.可编程逻辑模块CLB 2.输入/输出模块IOB 3.可编程连线资源 8.5.3 编程实现原理简介 1.编程数据存储单元阵列结构及编程数据流 2.编程数据流的装入 1. 从物理意义上解释低通电路 2. 稳态分析方法 3. 增益与传递函数 4. 复数的模与相角 1. 从物理意义上解释低通电路 2. 稳态分析方法 3. 增益与传递函数 4. 复数的模与相角 1. 从物理意义上解释低通电路 2. 稳态分析方法 3. 增益与传递函数 4. 复数的模与相角