电子科技大学数字逻辑设计及应用课件 第八章（3） .3.ppt

第8章 时序逻辑设计实践 SSI型锁存器和触发器 MSI器件：计数器、移位寄存器 其它：文档、迭代、故障和亚稳定性 移位寄存器 移位寄存器结构 串入串出、串入并出、并入串出、并入并出 MSI移位寄存器 串入并出74x164、并入串出74x166 通用移位寄存器74x194、74x299 移位寄存器的应用 用作计数器、序列发生器 进行串/并转换 移位寄存器型计数器 自校正设计 利用通用寄存器74x194实现环形计数器 利用通用寄存器74x194实现扭环计数器 线性反馈移位寄存器（LFSR）计数器 串/并转换 顺序脉冲发生器 利用移位寄存器构成 —— 注意自校正（环形计数器 P530） 利用计数器和译码器构成 —— 注意“毛刺”（二进制计数器的状态译码 P513） 序列信号发生器 —— 用于产生一组特定的串行数字信号 例：设计一个 110100 序列信号发生器 利用触发器 利用计数器 利用移位寄存器 移位寄存器实现序列检测功能 8.6迭代与时序电路 同步设计中的其他问题 8.7 同步系统结构和设计方法 时钟偏移 同一个时钟信号在不同的时刻到达不同的器件 一个时钟信号的扇出系数不足以驱动所有输入端，有必要提供多个完全相同的时钟（P554图8-86） 使多个时钟信号的输出负载基本平衡 注意时钟信号的通路（P555 图8-87） 将CLOCK信号线布置为树形结构（图8-88） 时序逻辑部分小结 第7章 时序逻辑设计原理 第8章 时序逻辑设计实践 第7章 基本原理 基本时序元件 锁存器 和 触发器 时钟同步状态机 结构、类型 时钟同步状态机的分析（方法、步骤） 时钟同步状态机的设计 第8章 设计实践 小规模集成（SSI）芯片 锁存器和触发器（开关消抖、总线保持） 中规模集成（MSI）芯片 多位锁存器和寄存器 计数器、移位寄存器 同步系统设计的其它问题 迭代、同步系统结构、时序 时钟偏移、选通时钟、异步输入 计数器 行波计数器、同步二进制加法计数器的结构 计数器的应用 实现任意模m计数器（分频器） 用作序列信号发生器 获得m中取1码 移位寄存器 移位寄存器的结构（串入、并入、串出、并出） 移位寄存器的应用 实现串/并转换 用作序列信号检测器 用作序列信号发生器 移位寄存器型计数器 环型计数器（m中取1码） 扭环计数器 线性反馈移位寄存器（LFSR）计数器 第7章教学大纲要求 第8章教学大纲要求 第8章 作业 8.13、 8.15、 8.18 8.29、 8.32 、 8. 36 、 8. 39 8. 45 、8. 59 、 8. 61、 8. 64 CLK CLR SIN QD QC QB QA Q0 Q1 Q2 Q3 反馈逻辑 重点学习掌握：基本时序元件 R-S型、D型、J-K型、T型锁存器、触发器的电路结构，工作原理，时序特性，功能表，特征方程表达式，不同触发器之间的相互转换；钟控同步状态机的模型图，状态机类型及基本分析方法和步骤，使用状态图表示状态机状态转换关系；钟控同步状态机的设计：状态转换过程的建立，状态的化简与编码赋值、未用状态的处理-最小风险方案和最小代价方案、使用状态转换表的设计方法、使用状态图的设计方法。 * * 数字逻辑设计及应用 一般结构： 反 馈 逻 辑 D0 = F ( Q0 , Q1 , … , Qn-1 ) 环形计数器： 1000 0100 0010 0001 最简单的：D0 = Qn-1 反 馈 逻 辑 自校正的：D0 = (Qn-2 + … + Q1 + Q0)’ 0111 1011 1101 1110 (Qn-2 · … · Q1 · Q0)’ D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 扭环计数器： 最简单的实现： D0 = Qn-1 D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 1001 0100 1010 1101 0110 1011 0101 0010 0000 1000 1100 1110 1111 0111 0011 0001 有效 状态 无效 状态 如何得到自校正 的扭环计数器？ d d d d d d d d 最小成本 1、确定有效的状态循环 2、对无效状态进行处理， 使其进入有效循环。 Q0 Q1 Q2