- 1、本文档共10页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第6章 时序逻辑电路 6.1 概述 6.1 概述 6.1 概述 6.1 概述 6.2 时序逻辑电路的分析 6.2 时序逻辑电路的分析 6.2 时序逻辑电路的分析 6.2 时序逻辑电路的分析 6.2 时序逻辑电路的分析 6.2 时序逻辑电路的分析 6.2 时序逻辑电路的分析 6.2 时序逻辑电路的分析 6.3 时序逻辑电路的设计 6.3 时序逻辑电路的设计 6.3 时序逻辑电路的设计 6.3 时序逻辑电路的设计 6.3 时序逻辑电路的设计 6.3 时序逻辑电路的设计 6.3 时序逻辑电路的设计 6.3 时序逻辑电路的设计 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 6.4 常用时序逻辑电路 作业 (1)同步计数器 同步二进制加法计数器 驱动方程: 状态方程: 输出方程: 状态转换表 状态转换图 时序图 同步4位二进制加法 计数器74LS161 ① 异步清零。 74161具有以下功能: ③ 计数。 ② 同步并行预置数。 RCO为进位输出端。 ④ 保持。 0 1 1 1 1 RD 清零 × 0 1 1 1 LD 预置 × × × × 0 × × 0 1 1 EP ET 使能 × ↑ × × ↑ CP 时钟 × × × × d3 d2 d1 d0 × × × × × × × × × × × × D3 D2 D1 D0 预置数据输入 0 0 0 0 d3 d2 d1 d0 保 持 保持(RCO=0) 计 数 Q3 Q2 Q1 Q0 输出 工作模式 异步清零 同步置数 数据保持 数据保持 加法计数 74161的功能表 完全同步4位二进制加法 计数器74LS163 ① 同步清零。 ③ 计数。 ② 同步并行预置数。 RCO为进位输出端。 ④ 保持。 4位二进制同步可逆计数器74191 0 1 1 1 LD 预置 × 1 0 0 EN 使能 × × 0 1 D/ U 加/减控制 × × ↑ ↑ CP 时钟 d3 d2 d1 d0 × × × × × × × × × × × × D3 D2 D1 D0 预置数据输入 d3 d2 d1 d0 保 持 计 数 计 数 Q3 Q2 Q1 Q0 输 出 工作模式 异步置数 数据保持 加法计数 减法计数 74191的功能表 同步十进制计数器74LS160、74LS162 仿真 仿真 任意进制计数器 ① 复位法 Simulation 例:以74LS163/ 74LS161构成11进制计数器。 ② 置数法 Simulation 例:以74LS163构成余3十进制计数器。 (2)异步计数器 异步二进制计数器 异步十进制计数器 * 数字电子技术 Digital Electronics Technology 海南大学《数字电子技术》课程组 教学网址:/szjpkc 讨论空间:http://975885101./ E-mail: 975885101@ 时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入,而且还取决于电路的原来状态。 1. 时序逻辑电路定义 2. 结构特点 时序逻辑电路是由组合逻辑电路和存储电路两部分组成,其中存储电路必不可少。 存储电路的输出状态必须反馈到输入端和输入信号共同确定时序电路的输出。 同步时序电路:各触发器状态的变化都在同一时钟信号作用下同时发生。 异步时序电路:各触发器状态的变化不是同步发生的,可能有一部分电路有公共的时钟信号,也可能完全没有公共的时钟信号。 3. 时序逻辑电路分类 (1)按各触发器接受时钟信号的不同分类: (2)按输出信号的特点分类: 米利(Mealy)型时序电路:输出信号的状态不仅取决于存储电路的状态,而且
您可能关注的文档
- 海南大学城市生态学课件第五章 城市环境.ppt
- 海南大学城市生态学课件第一章 绪论.ppt
- 海南大学公共部门人力资源开发与管理课件第八章 绩效考核.ppt
- 海南大学公共部门人力资源开发与管理课件第二章 工作分析二.ppt
- 海南大学公共部门人力资源开发与管理课件第九章 薪酬.ppt
- 海南大学公共部门人力资源开发与管理课件第六章 面试理论.ppt
- 海南大学公共部门人力资源开发与管理课件第七章 培训.ppt
- 海南大学公共部门人力资源开发与管理课件第三章 招聘.ppt
- 海南大学公共部门人力资源开发与管理课件第十二章 总复习.ppt
- 海南大学公共部门人力资源开发与管理课件第十三章 培训案例.ppt
- 甘肃省XB师范大学附属中学2025届高三上学期一模诊断考试地理答案.doc
- 甘肃省XB师范大学附属中学2025届高三上学期一模诊断政治含解析.doc
- 安徽省皖江名校2024-2025学年高一上学期12月联考英语无答案.doc
- 2025年1月八省联考高考综合改革适应性测高三化学陕西山西宁夏青海卷无答案.doc
- 2025年1月八省联考高考综合改革适应性测高三化学四川卷无答案.doc
- 2025年1月八省联考高考综合改革适应性测高三政治陕西山西宁夏青海卷无答案.doc
- 2025年1月内蒙古自治区普通高等学校招生考试适应性测试(八省联考)历史无答案.doc
- 2025年1月内蒙古自治区普通高等学校招生考试适应性测试(八省联考)历史含解析.doc
- 2025年1月四川省普通高等学校招生考试适应性测试(八省联考)历史含解析.doc
- 2025年1月四川省普通高等学校招生考试适应性测试(八省联考)政治无答案.doc
文档评论(0)