电子科技大学同步技术课件chapter7 一阶数字锁相环.ppt

* * 第七章 一阶DPLL分析 全数字环的基本组成： ① 数字鉴相器 ② 数字环路滤波器 ③ 数控振荡器DCO/NCO 与模拟环不同，对全数字锁相环，对环路性能影响最大的是数字 鉴相器的性能，因此多以鉴相器的实现方式来对数字锁相环进行分类 一 全数字环的一般构成与分类 常用的DPLL的分类： ① 触发器型数字锁相环(FF－DPLL) ② 奈奎斯特型数字锁相环(NR－DPLL) ③ 过零检测式数字锁相环(ZC－DPLL) ④ 超前滞后型数字锁相环(LL－DPLL) 其中：第① 、③ 、④类属于非均匀采样的形式 第②类属于均匀采样的形式 数字锁相环实际上是根据输入与输出的相位差关系，对输出相 位进行量化调整，以实现跟踪的闭环控制系统 二 数字鉴相器 1. 异或门型数字鉴相器 常见的两种由4个与非门组成的异或门电路如下图所示 当0＜θe＜π 时，输入输出波形如下所示 此时鉴相器输出的平均电压为 当π ＜θe＜2π 时，输入输出波形如下所示 此时鉴相器输出的平均电压为 综上，有鉴相特性 可见，异或门鉴相电路具有三角形鉴相特性，其鉴相特性的斜率为 Kd = ± Ud / π 2. 触发器型数字鉴相器 通常采用RS触发器，输入信号的上升沿使触发器输出为高电平， 反馈信号的上升沿使触发器输出为低电平，于是输出高电平的持续 时间反映了相位差信息。此方法的最简单的实现形式如下 触发器型鉴相器， 在0＜θe＜π时，典型的输入输出波形如下： 对应的鉴相特性如教材P181图7-2所示 3. 奈奎斯特速率型数字鉴相器 又称为取样鉴相器，其名称来源于奈奎斯特定理 取样脉冲的速率根据前置的带通滤波器而定，要求满足奈奎斯特定理以保留信号的完整频谱 奈奎斯特速率型数字鉴相器的特点： 输入信号和本地参考信号使用相同频率进行取样处理，处理过程中取样速率不变 数字乘法器进行按时间点相乘的数字运算 正向过零点取样： 以本地参考信号的正向过零点对输入信 号进行取样，根据取样值的大小改变本地参考信号的相位 过零点取样： 在本地参考信号的正向和反向过零点都对输 入信号进行取样处理的方法 换向选择器的处理规则为： 正向过零点的取样输出不变 反向过零点的取样输出极性翻转 4. 过零取样数字鉴相器 采用二元鉴相器，对应相差的大小输出超前指示信 号或滞后指示信号，以控制本地参考信号的相位的变化 一般情况下有： θe＞0，本地参考信号落后，发超前脉冲 θe＜0，本地参考信号超前，发滞后脉冲 典型的二元鉴相器用同相与中相积分来实现： 同相积分器的积分区间与每个输入码元区间重合 中相积分器的积分区间跨在两个码元区间之间 5. 超前滞后型数字鉴相器 中相积分 积分结果为正，指示取样脉冲超前 积分结果为负，但取样脉冲超前 同相积分 相邻码元的积分结果为正?负，指示当前码元正?负 相邻码元的积分结果为负?正，指示当前码元负?正 ① 中相积分的大小可反映相差的大小 ② 中相积分的结果不能确定相位的超前或滞后关系 ③ 同相积分的结果可以判断相邻码元的变化趋势 X 同步 同步 0 － 超前 滞后 －1 － 滞后 超前 ＋1 中相支路 (相差检测) 0 －1 ＋1 同相支路(状态检测) 综上可推出逻辑运算单元的真值表 由以上的分析知： 对二元鉴相器，其输出为二值脉冲，在噪声的干扰下，比较 容易出现误动作，因此需要采用序列滤波器，通过对鉴相器输出 的超前或滞后脉冲进行累加计数，来平滑其中的起伏，以减少误 动作，提高同步系统的可靠性和抗干扰性 常用的序列滤波器有两种： (1) “N先于M”序列滤波器 (2) “随机徘徊”序列滤波器 (1) “N先于M”序列滤波器 工作原理 鉴相器输出的超前或滞后脉冲分别送入两个N计数存储器中 进行计数，它们的和脉冲送入M计数存储器进行计数，计数值N和M 满足： N M 2N 当：①某一路的N计数器在M计数器的计数值满的同时或之前计数值 满，则相应地输出一个“提前”或“退后”脉冲，并使得所有的计数器复 位； ②M计