网站大量收购闲置独家精品文档,联系QQ:2885784924

东北农业大学工程学院数字电子技术课件第4章 触发器(3).ppt

东北农业大学工程学院数字电子技术课件第4章 触发器(3).ppt

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
同步触发器: 触发器的工作状态不仅受输入端 (R、S) 控制,而且还受时钟脉冲(CP) 的控制。 CP (Clock Pulse): 等周期、等幅的脉冲串。 基本 RS 触发器: S — 直接置位端; R — 直接复位端。 (不受 CP 控制) 同步触发器: 同步 RS 触发器 同步 D 触发器 4.2 同步触发器 4.2.1 同步 RS 触发器 一、电路组成及工作原理 1. 电路及逻辑符号 Q G1 R S Q G3 R S G2 G4 CP 曾用符号 Q Q R S R S CP CP 国标符号 Q Q R S R S CP C1 2. 工作原理 当 CP = 0 保持 当 CP = 1 与基本 RS 触发器功能相同 特性表: 保持 Q n 0 ? ? ? 保持 置1 置0 不许 0 1 1 1 0 0 不用 不用 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 注 Q n+1 CP R S Q n 特性方程: 约束条件 CP = 1期间有效 二、主要特点 1. 时钟电平控制 CP = 1 期间接受输入信号; CP = 0 期间输出保持不变。 (抗干扰能力有所增强) 2. RS 之间有约束 4.2.2 同步 D 触发器 一、电路组成及工作原理 Q G1 R S Q G3 R S G2 G4 CP 1 D (CP = 1期间有效) 简化电路:省掉反相器。 二、主要特点 1. 时钟电平控制,无约束问题; 2. CP = 1 时跟随。 下降沿到来时锁存 三、集成同步 D 触发器 1. TTL 74LS375 CP D Q G1 Q G3 R S G2 G4 1 1 1 G5 R S +VCC 74LS375 1D0 1LE 1D1 2D0 2LE 2D1 1Q0 1Q0 1Q1 1Q1 2Q0 2Q0 2Q1 2Q1 1 4 7 9 12 15 2 3 6 5 10 11 14 13 Q1 Q1 Q2 Q2 Q3 Q3 Q4 Q4 – – – – D1 CP1、2 D2 D3 CP3、4 D4 8 16 2. CMOS:CC4042 C D G1 Q G3 G2 G4 1 TG Q TG 1 1 1 C G5 G6 CP 1 1 =1 POL 0 CP CP CP CP 1 CP CP CP = 1 ? 保持 CP = 0 ? D CP = 1 ? D CP = 0 ? 保持 当 POL=1 CP 下降沿锁存信号 当 POL=0 CP 上升沿锁存信号 +VCC D0 D1 D2 D3 CP POL Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 4 7 13 14 5 6 3 2 9 10 12 11 15 1 Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 – – – – D0 D1 D2 D3 CP POL 8 16 VSS CC 4042 保持 接收 接收 保持 0 1 0 1 0 1 0 1 ? 0 1 0 ? 0 1 1 0 1 1 ? 1 1 1 ? 0 0 0 ? 1 0 0 ? ? 1 0 0 ? 1 0 1 注 Qn+1 D CP POL Qn 特性表 真值表 接 收 CP 上升沿锁存 接 收 CP 下降沿锁存 D 锁存 D 锁存 D 0 0 D ? 0 D 1 1 D ? 1 注 Q D CP POL

您可能关注的文档

文档评论(0)

ormition + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档