国防科技大学非计算机专业计算机原理课件第四章 指令系统与汇编语言程序设计.ppt

国防科技大学计算机学院 计算机系统原理 第四章 指令系统 与汇编语言程序设计 第四章 指令系统与汇编语言程序设计 4.1 指令系统概述 4.2 8086微机硬件结构简介 4.3 指令格式 4.4 寻址方式 4.5 指令与指令类型 4.6 8086汇编语言 4.7 子程序设计 4.8 系统功能调用 本讲简要说明 目的与要求：了解指令系统在计算机设计与使用中的地位与作用。掌握8086CPU寄存器的功能 授课重点：指令系统，8086微机硬件结构 授课难点：8086主存分段管理机制、状态标志位 阅读章节：第4.1节和4.2节 作业安排：P155 4.1、4.2、4.3题 4.1 指令系统概述 机器（代码）指令 4.1 指令系统概述 4.1 指令系统概述 堆栈型指令系统 操作数是隐含的，即在栈顶 优点 表达式计算简单 指令短，程序占用空间少 缺点 堆栈不能被随机访问，使得难以生成有效的代码 堆栈会成为瓶颈，难以快速运算 累加器型指令系统 一个操作数是隐含的，即累加器 优点 机器的内部状态简单，指令短，实现容易 缺点 访问累加器的操作最频繁，因为运算指令中只有累加器作为目的地址 通用寄存器型指令系统 操作数显式给出，或是寄存器或是主存地址 优点 是编译器代码生成的最通用模型，编译器可以有效地利用寄存器来计算表达式的值 利用寄存器来存放变量，可以减少访存次数，大幅度地提高程序执行速度 缺点 指令中需显式指出所有操作数，致使指令字较长 目前的机器大都采用通用寄存器结构 4.1 指令系统概述 指令系统的特性 完备性 指令系统的特性 规整性 指令系统的特性 兼容性 向上（下）兼容：按某档机器编制的程序，不加修改的就能运行于比它高（低）档的机器 向前（后）兼容：按某个时期投入市场的某种 型号机器编制的程 序，不加修改就能 运行于在它之前(后) 投入市场的机器 本章后续内容的组织（1/2） 本章后续内容的组织（2/2） 4.2 8086微机硬件结构简介 4.2.1 8086CPU及其寄存器 4.2.2 8086微机系统的主存储器与堆栈 4.2.3 8086CPU能直接处理的数据及其存放形式 4.2.1 8086CPU及其寄存器 4.2.1 8086CPU及其寄存器 8086的功能结构 （1）总线接口单元（BIU） 由指令队列、指令指针、段寄存器、地址加法器和总线控制逻辑等构成 管理8086CPU与系统总线的接口，负责CPU对存储器和外部设备进行访问 （2）执行单元（EU） 由ALU、通用寄存器、地址寄存器、标志寄存器和指令译码逻辑等构成 负责指令的译码、执行和数据的运算 4.2.1 8086CPU及其寄存器 8086的寄存器结构 1. 通用寄存器组 寄存器中的信息可参与算术及逻辑运算，且结果可送入参加运算的任一寄存器中 八个通用的16位寄存器 AX、BX、CX、DX、SI、DI、BP、SP 四个数据寄存器（AX、BX、CX、DX）既可作为16位寄存器使用，又可以分开作为两个独立的8位寄存器 1. 通用寄存器组 每个通用寄存器又有各自的专门用途 AX：累加器，使用频度高，用于算术逻辑运算 BX：基址寄存器，用来存放存储器地址 CX：计数器，作为循环和串操作等指令中的隐含计数器 DX：数值寄存器，用来存放双字长数据的高16位或外设端口地址 SP用作堆栈指针、 BP用作基址指针、 SI用作源变址寄存器、 DI用作目的变址寄存器 2. 段寄存器组 8086引入存储器分段管理机制，用户可以定义4种功能不同且相对独立的段 代码段：存放程序的指令序列。CPU利用CS:IP取得下一条要执行的指令 堆栈段：确定堆栈所在的主存区域。CPU利用SS:SP操作堆栈中的数据 数据段：存放当前运行程序所用的数据。CPU利用DS:操作数的偏移地址生成的有效地址取得需要处理的数据 附加数据段：用于数据的保存 2. 段寄存器组 8086CPU设置了4个16位的段寄存器 CS：保存当前代码段 SS：保存当前堆栈段 DS：保存当前数据段 ES：保存当前附加数据段的起始地址（即段基址） 3.指令指示器 指令指示器IP用来存放程序代码段中指令的偏移地址　 指向下一条要执行指令的偏移地址　 CPU一旦取到这条指令就立即修改IP的内容，使它又指向下一条指令的偏移地址　 取指令：指向要取指令的地址 执行指令：保存下一条指令的偏移首地址 根据CS中存放的代码段段基址和IP的内容，可以确定指令在内存中的物理地址 代码段由CPU自动维护 4.标志寄存器 （１）状态标志位（1/9） 状态标志位用来记录指令执行结果的状态信息 辅助进/借位标志AF 字节操作时，低半字节向高半字节有进位/借位 字操作时