电子科大数电数字逻辑设计第五章4.ppt

第5章 组合逻辑设计实践 文档标准和电路定时 常用的中规模组合逻辑器件 内 容 回 顾 译码器 编码器 三态器件 多路复用器 奇偶校验器 比较器 内 容 回 顾 译码器 编码器 三态器件 多路复用器 奇偶校验器 比较器 内 容 回 顾 译码器 编码器 三态器件 多路复用器 奇偶校验器 比较器 5.10 加法器 5.10 加法器 串行进位加法器 迭代电路（iterative circuit） 并行进位加法器 并行进位加法器 MSI算术逻辑单元 第6章 组合电路设计实例 桶式移位器 简单浮点编码器 双优先级编码器 级联比较器 关模比较器 桶式移位器 具有n个数据输入和n个数据输出 控制输入：指定输入输出之间如何移动数据 （移位方向、移位类型、移动的位数） 设计一个简单16位桶式移位器（向左移位） 方案一：利用74x151 方案一：利用74x151 方案二：利用74x157 浮点编码器 双优先级编码器 关模比较器 输入：两个8位无符号二进制整数 X 和 Y 一个控制信号 M 输出：8位无符号二进制整数 Z 逻辑功能：M = 1，Z = min(X,Y) M = 0，Z = max(X,Y) * * 数字逻辑设计及应用 标准MSI多路复用器 74x151、 74x153、74x157 扩展多路复用器 利用多路复用器实现逻辑函数 多路分配器 —— 利用带使能端的译码器 使能端作为数据输入端 奇校验：输入有奇数个1，输出为1 偶校验：输入有偶数个1，输出为1 利用异或运算实现 9位奇偶发生器74x280 奇偶校验的应用 —— 检测代码在传输和存储 过程中是否出现差错。 一位等值比较器（异或 / 同或） 多位等值比较器 每一位都相等 一位数值比较器 等值比较器 并行比较 串行比较 数值比较器 A=B：A⊙B AB：A·B’ AB：A’·B 多位数值比较器 4位比较器74x85 8位比较器74x682 半加器（half adder）和 全加器（full adder） 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 A B S CO 半加器真值表 相加的和：S = A’·B + A·B’ = A ? B 向高位的进位：CO = A·B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 CI X Y S CO 全加器真值表 S CO X Y CI S = X ? Y ? CI X·Y 半加器（half adder）和 全加器（full adder） 0 0 1 0 0 1 1 1 CI XY 00 01 11 10 0 1 CO X·CI CO = + + Y·CI = X·Y + (X+Y)·CI 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 CI X Y S CO 全加器真值表 缺点：运算速度慢，有较大的传输延迟 tADD = tXYCout + (n-2)*tCinCout + tCinS X Y CI CO S X Y CI CO S X Y CI CO S X Y CI CO S C1 C2 C3 C4 C0 S0 S1 S2 S3 X0 Y0 X1 Y1 X2 Y2 X3 Y3 =0 回顾：串行比较器 —— 提高速度：并行加法器 X Y CI CO S X Y CI CO S X Y CI CO S X Y CI CO S C1 C2 C3 C4 C0 S0 S1 S2 S3 X0 Y0 X1 Y1 X2 Y2 X3 Y3 X Y CMP EQI EQO X0 Y0 X1 Y1 XN-1 YN-1 EQ1 EQ2