济南大学物理科学与技术学院数字电子技术课件第四章 触发器（3）.ppt

CP 下降沿时刻有效 Q G1 R S Q Q G1 R S Q G3 R S G2 G4 CP Q G1 R S Q G3 R S G2 G4 CP 1 D Q n+1= S + RQ n 约束条件 约束条件 CP = 1期间有效 （CP = 1期间有效） CP = 0保持 CP = 0保持 P272 4.4 CP S R Q Q B A R Q1 A A S 1 2 3 4 5 6 7 8 9 A B C D E F B C S A CP R Q2 B D A CP Q3 Q G1 Q G3 G2 G4 1 Qm G5 Qm G7 G6 G8 CP 1 D 1 1 G9 G10 G11 主 从 工作原理： 1）CP=0 主触发器保持不变，从触发器 的状态决定于从触发器，Q=QM, 输入信号被拒之门外。 2）CP=1 从触发器保持不变，D信号进入主触发器。 3）CP下降沿时刻 主触发器锁存CP下降时刻的D，然后将该值送入从触发器。使Q=D. 4) CP下降沿过后 保持不变。 综上，Qn+1=D CP下降沿时刻有效 4.3 边沿触发器 4.3.1 边沿 D 触发器 一、电路组成及符号 国标符号 Q Q CP C1 1D D S R SD RD 画出 异步端 S R SD RD 符号 Q G1 Q G3 G2 G4 1 Qm G5 Qm G7 G6 G8 CP 1 D 1 1 G9 G10 G11 主 从 SD RD RD 端工作原理： 可靠复位 ，无论CP为0或1 SD 端工作原理： 可靠置位 ，无论CP为0或1 二、 集成边沿D 触发器 (一) CMOS 边沿 D 触发器 CC4013 (双 D 触发器) 符号 引出端 功能 Q1 Q1 VDD SD1 CP1 SD2 CP2 D1 RD1 D2 RD2 Q2 Q2 VSS 6 5 3 4 8 9 11 10 1 2 13 12 14 7 特性表 同步置0 同步置1 保持(?无效)异步置1 异步置0 不允许 0 1 Qn 1 0 不用 ? 0 0 0 ? 1 0 0 ? ? 0 0 ? ? 0 1 ? ? 1 0 ? ? 1 1 Qn+1 CP D RD SD 注 CP 上升沿触发 Q Q CP C1 1D D S R SD RD (二) TTL 边沿 D 触发器 7474 (双 D 触发器) 符号 引出端 功能 特性表 同步置0 同步置1 保持(?无效)异步置0 异步置1 不允许 0 1 Qn 0 1 不用 ? 0 1 1 ? 1 1 1 ? ? 1 1 ? ? 0 1 ? ? 1 0 ? ? 1 1 Qn+1 CP D RD SD 注 Q1 Q1 VCC SD1 CP1 SD2 CP2 D1 RD1 D2 RD2 Q2 Q2 地 4 2 3 1 10 12 11 13 5 6 9 8 14 7 – – – – – – 三、主要特点 (一) CP 的上升沿(正边沿)或下降沿(负边沿)触发； (二) 抗干扰能力极强； (三) 只有置 1、置 0 功能。 Q Q CP C1 1D D S R SD RD 4.3.2 边沿 JK 触发器 一、电路组成及符号 二、工作原理 QM QM CP R S Q Q S C1 R R S C1 1 1 1 D 1 1 J K 冗余项 国 标 符 号 Q Q CP C1 1J IK J K Q Q CP CP J